Marché de la propriété intellectuelle des semi-conducteurs Taille et part 2026-2035

Taille du marché de la propriété intellectuelle (IP) des semi-conducteurs

Le marché mondial de la propriété intellectuelle des semi-conducteurs est évalué à 9,8 milliards de dollars (USD) en 2025 et devrait atteindre 11 milliards de dollars (USD) en 2026, avant de s'établir à 38 milliards de dollars (USD) d'ici 2035, avec un taux de croissance annuel composé d'environ 14,75 % sur la période 2026–2035. Cette trajectoire dépasse nettement celle de l'industrie des semi-conducteurs au sens large et reflète la transition structurelle des méthodes de conception des puces : alors que la réutilisation de blocs IP constituait historiquement une technique de réduction des coûts, elle est devenue une architecture de conception fondamentale, sous l'effet de la complexité croissante des SoC, de l'économie de la conception sans usine, de l'essor des charges de travail liées à l'IA et au calcul haute performance (HPC), ainsi que des exigences de sécurité fonctionnelle applicables à l'électronique automobile.

La propriété intellectuelle (IP) des semi-conducteurs englobe des blocs fonctionnels de circuits préconçus et prévalidés — cœurs de processeurs, contrôleurs d'interface, sous-systèmes de mémoire, moteurs de sécurité, interfaces analogiques et environnements de vérification — que les architectes de puces concèdent sous licence auprès de fournisseurs spécialisés afin de construire des conceptions de systèmes sur puce (SoC) sans reproduire les travaux d'ingénierie fondamentaux à partir de zéro. Le marché repose sur deux canaux commerciaux : les accords de licence, qui confèrent les droits d'intégration de blocs IP spécifiques dans les conceptions de puces, et les accords de redevances, qui génèrent des paiements par unité pour chaque puce intégrant une IP sous licence et expédiée vers les marchés finaux.

Le marché des SoC a atteint 354 milliards de dollars (USD) en 2024, enregistrant une croissance de 24 % sur un an, tandis que les SoC de calcul orientés vers le HPC ont progressé de 52 % sous l'effet de l'intensification de la demande des centres de données dédiés à l'IA ; les IP de circuits intégrés devraient progresser à un taux de croissance annuel composé supérieur à 18 % jusqu'en 2030, à mesure que la migration progressive vers des géométries de processus plus petites accroît le nombre de blocs IP par conception et la complexité de la vérification ^{[1]TechInsights, Narrative: SoC Markets Q4 2024, 2025, techinsights.com}. Le canal des revenus de redevances est structurellement plus important et progresse plus rapidement que celui des licences, car les volumes cumulés de puces sous licence génèrent des flux de paiements par unité qui se renforcent au fil du temps et augmentent avec les ventes réalisées sur les marchés finaux, plutôt qu'uniquement avec la conclusion de nouveaux accords. Cette caractéristique structurelle — l'augmentation des revenus de redevances avec le volume de puces plutôt qu'avec le nombre d'accords — protège de plus en plus les revenus du marché des IP contre la cyclicité de la demande qui touche les marchés traditionnels des équipements et des matériaux pour semi-conducteurs.

La structure concurrentielle du marché des IP de semi-conducteurs est fortement concentrée au niveau des portefeuilles : Arm et Synopsys occupent ensemble des positions dominantes respectivement dans les IP de processeurs et d'interfaces — tout en demeurant suffisamment spécialisés dans des sous-domaines tels que la connectivité sans fil, la mémoire non volatile, l'analogique, les IP fondamentales, la vérification et les réseaux sur puce pour soutenir un écosystème multi-fournisseurs. Les entreprises américaines de semi-conducteurs représentent environ la moitié des revenus mondiaux de la conception de puces ^{[2]Semiconductor Industry Association, 2024 State of the U.S. Semiconductor Industry, September 2024, semiconductors.org}, ce qui conforte le rôle de l'Amérique du Nord en tant que principal centre de création d'IP et de conclusion d'accords de licence, tandis que la concentration des capacités de fabrication et de la conception sans usine en Asie-Pacifique en fait le plus grand marché régional de consommation d'IP, ainsi que celui qui connaît la croissance la plus rapide.

Principaux moteurs

Augmentation rapide de la complexité des SoC dans les applications finales

Les conceptions modernes de systèmes sur puce sont passées de processeurs à fonction unique à des plateformes de calcul hétérogènes intégrant des dizaines de blocs d’IP fonctionnellement distincts, couvrant les grappes de processeurs, les accélérateurs d’IA, les interfaces mémoire, les moteurs de sécurité et les interfaces analogiques frontales — le tout sur une seule puce monolithique ou dans des configurations de puces multiples étroitement couplées. La transition vers des architectures à plusieurs puces, dans lesquelles les équipes de conception assemblent des IP provenant de plusieurs fournisseurs et reposant sur différents nœuds de procédé et normes d’interface telles qu’UCIe, a amplifié à la fois le volume et le degré de spécialisation des IP nécessaires à chaque programme de SoC. Le marché des SoC a atteint 354 milliards de dollars (USD) en 2024, en progression de 24 % sur un an, tandis que les SoC dédiés au calcul ont accéléré de 52 % grâce au déploiement de centres de données dédiés à l’IA ; les IP de silicium devraient progresser à un CAGR supérieur à 18 % d’ici 2030, à mesure que la complexité des conceptions impose un recours accru à des blocs d’IP prévalidés avec la réduction des géométries. Pour les fournisseurs d’IP, cette évolution se traduit par une augmentation du contenu IP par SoC — davantage de blocs par lancement de conception, chacun nécessitant un support d’intégration inter-IP plus étroit —, ce qui accroît le chiffre d’affaires adressable par programme de puce et relève le niveau de qualification, protégeant ainsi les acteurs historiques dotés d’écosystèmes d’intégration complets.

Expansion de l’électronique automobile sous l’effet des réglementations de sécurité

Le passage de l'industrie automobile vers des architectures de véhicules définies par logiciel, des systèmes avancés d'aide à la conduite (ADAS) et l'électrification a transformé les automobiles en plateformes informatiques mobiles qui imposent des exigences de sécurité fonctionnelle de niveau industriel à chaque composant semi-conducteur. La partie 11 de la norme ISO 26262 traite spécifiquement du développement des composants IP pour semi-conducteurs et exige que les fournisseurs d'IP appliquent l'ingénierie de la sécurité fonctionnelle dès les premières étapes de spécification — notamment au moyen de plans de sécurité, d'une analyse FMEDA (modes de défaillance, effets et analyse diagnostique), d'analyses par injection de fautes permanentes et transitoires, ainsi que d'une traçabilité documentaire complète — afin de produire des composants IP prêts pour les niveaux ASIL-B ou ASIL-D et compatibles avec la qualification automobile au niveau du SoC ^{[3]SemiEngineering, Achieving ISO 26262 Certification With ASIL-Ready IP, undated, semiengineering.com}. Ces exigences créent une barrière à la qualification qui limite de fait les concepteurs de SoC automobiles à un sous-ensemble sélectionné de fournisseurs d'IP capables de fournir des dossiers de sécurité complets en parallèle de livrables RTL fonctionnels. Arm a indiqué que sa part du marché automobile en valeur des puces était passée de 36 % au cours de l'exercice 2022 à 41 % au cours de l'exercice 2024, tandis que la valeur du marché adressable des puces automobiles était passée de 15 milliards de dollars (USD) à 22 milliards de dollars (USD) sur la même période ; au quatrième trimestre de l'exercice 2025, Arm a conclu son premier contrat de licence Automotive Compute Subsystem (CSS) avec un constructeur mondial de véhicules électriques de premier plan qui développait sa première puce automobile personnalisée d'envergure, portant à 13 le nombre total de détenteurs de licences CSS. AEC-Q100 Les exigences de qualification en matière de température et de fiabilité — applicables aux niveaux d'IP 0 à 2 — allongent encore les délais et accroissent les investissements nécessaires, garantissant que l'offre d'IP automobile qualifiée accuse structurellement un retard par rapport à une demande en croissance rapide.

Essor des charges de travail liées à l'IA, aux centres de données et au calcul haute performance

L'entraînement et l'inférence de modèles d'IA générative à très grande échelle ont créé une demande structurellement élevée et durable pour des blocs IP capables d'offrir une bande passante mémoire extrême, des interconnexions d'E/S à haut débit et une puissance de calcul écoénergétique. Selon les prévisions, l'IA devrait contribuer à hauteur de plus de 15 000 milliards de dollars (USD) à l'économie mondiale d'ici 2030, les investissements des hyperscalers et des fournisseurs de services cloud dans les centres de données se traduisant directement par une demande de licences de propriété intellectuelle pour semi-conducteurs. Le chiffre d'affaires total d'Arm pour l'exercice 2025 (clos le 31 mars 2025) a atteint 4,007 milliards de dollars (USD), tandis que les revenus annuels de redevances ont dépassé pour la première fois 2 milliards de dollars (USD) ; au quatrième trimestre de l'exercice 2025, Arm a enregistré un chiffre d'affaires trimestriel de 1,241 milliard de dollars (USD), en hausse de 34 % sur un an, ainsi que des revenus de redevances de 607 millions de dollars (USD), en hausse de 18 %, soutenus par l'adoption d'Armv9 dans les puces pour centres de données et par la montée en puissance des offres Compute Subsystem basées sur Arm ^{[4]Arm Holdings plc, Arm Holdings plc Reports Results for the Fourth Quarter and Fiscal Year Ended 2025, May 7, 2025, newsroom.arm.com}. Arm estime qu'en 2025, près de 50 % des nouvelles puces pour serveurs expédiées aux principaux hyperscalers seront basées sur Arm, ce qui représente un gain de part de marché dans le cloud, passée de 9 % au cours de l'exercice 2022 à 15 % au cours de l'exercice 2024. L'IP de processeur et l'IP d'interface — les deux principaux segments par type d'IP — sont les premiers bénéficiaires directs de cette transition des charges de travail, en captant la demande provenant des programmes d'accélérateurs d'IA, des composants en silicium personnalisés pour le cloud et des besoins en IP d'interconnexion HBM/PCIe Gen6/UCIe.

Développement des modèles économiques des entreprises de semi-conducteurs sans usine

Le modèle sans usine — qui consiste à concevoir des puces sans posséder de sites de fabrication — dépend structurellement de composants IP tiers pour fournir des blocs de conception validés que les équipes sans usine ne peuvent pas développer en interne avec l'efficacité de fournisseurs d'IP spécialisés. Les États-Unis accueillent à eux seuls plus de 2 500 entreprises de semi-conducteurs sans usine, constituant la base de demande de licences d'IP la plus concentrée au monde, tandis que l'écosystème chinois des entreprises sans usine s'est considérablement développé sous l'effet de la politique nationale d'investissement dans les semi-conducteurs.

L'alignement structurel entre les start-up de puces d'IA et le marché des licences de propriété intellectuelle est particulièrement marqué : les accélérateurs d'IA personnalisés destinés au cloud, à l'automobile et aux déploiements en périphérie nécessitent des portefeuilles de propriété intellectuelle optimisés pour les fonderies et validés à 3 nm ou moins, avec des blocs PHY, de sécurité et de propriété intellectuelle de base certifiés pour le procédé, que seuls les fournisseurs établis peuvent proposer avec un accompagnement suffisant à la conception. Alors que les entreprises de systèmes et les équipementiers développent de plus en plus leurs propres puces en interne — ce qui élargit de fait le nombre de lancements de conceptions sans usine — la demande de plateformes de propriété intellectuelle sous licence augmente proportionnellement, en particulier dans les domaines de la connectivité, de la détection et de l'inférence d'IA, où l'expertise en conception est limitée.

Pression sur les délais de mise sur le marché et hausse des coûts de développement

Les coûts de développement des puces sur des nœuds avancés ont atteint un niveau qui rend la réutilisation de la propriété intellectuelle économiquement indispensable. La conception complète d'un SoC personnalisé en 3 nm, du concept au silicium vérifié, nécessite 12 à 24 mois de développement interne de la propriété intellectuelle pour chaque bloc fonctionnel majeur ; une solution équivalente sous licence et éprouvée sur silicium permet de réduire le calendrier d'intégration à quelques semaines, éliminant ainsi le risque de retard lié à une défaillance du silicium lors de la première itération. Le segment Design IP de Synopsys a généré 1,906 milliard de dollars (USD) au cours de l'exercice 2024, contre 1,543 milliard de dollars (USD) en 2023, notamment en permettant à ses clients d'accéder à des blocs de propriété intellectuelle prévalidés pour les interfaces, la sécurité et les processeurs intégrés, ce qui raccourcit les cycles de conception sur les nœuds avancés de TSMC et de Samsung. La pression concurrentielle sur les marchés de l'électronique grand public et du calcul d'IA — où l'avantage du premier arrivé se traduit par des contrats clients et des positions de redevances à long terme — renforce la prime accordée aux solutions de propriété intellectuelle bénéficiant d'une qualification complète auprès des fonderies, conférant aux fournisseurs disposant de portefeuilles éprouvés sur silicium et portés sur différents procédés un pouvoir de fixation des prix structurel qui se maintient pendant toute la période de prévision.

Principaux freins

Complexité élevée de l'intégration et de la vérification des blocs de propriété intellectuelle

À mesure que les conceptions de SoC intègrent des blocs de propriété intellectuelle de plus en plus hétérogènes provenant de plusieurs fournisseurs tiers, parallèlement à des éléments de conception internes, la charge de vérification nécessaire pour garantir le bon fonctionnement au niveau du système est devenue le principal poste de coûts d'ingénierie pour chaque lancement de conception. Les blocs de propriété intellectuelle individuels sont généralement vérifiés par leurs fournisseurs dans des environnements de test génériques qui ne reproduisent pas les interactions contextuelles — alimentation électrique, franchissements de domaines d'horloge, gestion des interruptions et stimuli pilotés par logiciel — qui ne se manifestent que lorsque la propriété intellectuelle est intégrée dans un système SoC complet. Les architectures fondées sur des chiplets aggravent ce problème en répartissant la responsabilité de la vérification entre des équipes travaillant avec différents PDK de fonderie, différentes configurations d'outils EDA et différentes spécifications d'interfaces inter-puces, ce qui crée des modes de défaillance au niveau du système que la vérification au niveau de la propriété intellectuelle ne peut pas anticiper. Pour les fournisseurs de propriété intellectuelle, la complexité de l'intégration crée des frictions dans le cycle de vente des licences : outre la livraison du RTL fonctionnel, les clients exigent une assistance à la personnalisation, des fichiers de configuration prêts pour le silicium, des directives de placement-routage propres aux fonderies, des modèles mixtes signaux analogiques-numériques conformes à SPICE et des bancs de test de vérification UVM, ce qui accroît les obligations de service après licence et comprime les marges brutes. Ces dynamiques limitent la pénétration du marché des produits de propriété intellectuelle techniquement performants mais insuffisamment accompagnés, ralentissent les taux d'adoption et restreignent de fait le champ concurrentiel aux fournisseurs disposant d'écosystèmes d'intégration complets.

Flexibilité limitée de la personnalisation et risques de dépendance à l'égard des fournisseurs

Le modèle de concession de licences de propriété intellectuelle (PI) contraint intrinsèquement les architectes de puces à respecter les spécifications fonctionnelles et d'interface définies par les fournisseurs de PI, limitant ainsi le degré de différenciation au niveau du silicium accessible grâce à l'intégration de PI sous licence. Les architectures de processeurs propriétaires — notamment le jeu d'instructions d'Arm — imposent des contraintes de compatibilité qui limitent les extensions du jeu d'instructions et les modifications personnalisées du pipeline sans enfreindre les conditions de licence, créant des dépendances commerciales dont il est difficile de s'affranchir une fois qu'un programme de puce a été conçu autour d'une plateforme de PI donnée. Cette dépendance revêt une importance commerciale et géopolitique lorsque les activités du licencié, les contrôles à l'exportation ou les exigences de sécurité entrent en conflit avec les politiques du fournisseur ou les contraintes géographiques. L'émergence de RISC-V en tant qu'architecture de jeu d'instructions ouverte répond directement à ce risque structurel : RISC-V International a obtenu en 2025 le statut de soumissionnaire PAS auprès de l'ISO/IEC JTC 1, faisant de RISC-V le premier ISA de l'histoire à entreprendre une normalisation internationale formelle. Cette étape renforce la crédibilité de RISC-V auprès des secteurs réglementés, permet de déclarer l'interopérabilité et crée une dynamique institutionnelle en faveur d'une adoption imposée par les pouvoirs publics. Pour les programmes nationaux dans le domaine des semi-conducteurs en Europe, au Japon, en Inde et en Chine, qui cherchent à garantir leur souveraineté technologique, le risque de dépendance à l'égard des fournisseurs n'est pas seulement commercial, mais également stratégique. Il stimule les investissements orientés par les politiques publiques dans des PI à architecture ouverte, susceptibles de réorienter une partie de la demande de licences des fournisseurs propriétaires établis vers des implémentations commerciales sous licence fondées sur des normes ouvertes.

Analyse des segments du marché de la propriété intellectuelle (PI) des semi-conducteurs

Par source de PI

Le marché mondial de la PI des semi-conducteurs est commercialement divisé entre les revenus de licences et les revenus de redevances, le segment des redevances représentant à la fois le canal structurellement le plus important et celui affichant la croissance la plus rapide. Les revenus de redevances, évalués à 5,66 milliards de dollars (USD) en 2025 et qui devraient atteindre 23.

23 milliards d’ici 2035 (CAGR ~15,3 %), s’accumulant grâce à des paiements par unité sur chaque puce intégrant une propriété intellectuelle sous licence et commercialisée sur les marchés finaux — un mécanisme qui transforme chaque accord de licence en un flux de revenus pluriannuel évoluant au rythme du succès commercial du programme de puces du licencié. Les revenus de licences, évalués à 4,08 milliards de dollars (USD) en 2025 et qui devraient atteindre 14,73 milliards de dollars (USD) d’ici 2035 (CAGR ~13,9 %), représentent l’entonnoir de conception en amont : des frais initiaux ou structurés sur plusieurs années qui accordent le droit d’intégrer des blocs de propriété intellectuelle spécifiques dans des conceptions de puces définies.

Les revenus de redevances d’Arm ont dépassé 2 milliards de dollars (USD) au cours de l’exercice 2025 pour la première fois, sous l’effet de l’adoption de l’architecture Armv9 — une architecture générant un taux de redevance par puce supérieur à celui des générations précédentes — dans les smartphones, le calcul infonuagique et les nouveaux programmes automobiles. Ce mécanisme d’augmentation du taux de redevance, dans lequel les avancées architecturales se traduisent directement par une amélioration de l’économie unitaire sans nécessiter une hausse proportionnelle du volume de contrats, illustre le levier inhérent au modèle de redevances et explique le taux de croissance supérieur du segment par rapport à l’ensemble du marché. Les revenus de licences progressent grâce à des accords complets de partenariat technologique : le programme Total Access d’Arm comptait 44 licenciés actifs au cours de l’exercice 2025, contre 31 un an auparavant, tandis que Flexible Access en comptait 314. Ces programmes regroupent l’accès à la propriété intellectuelle, l’accompagnement à la conception, les outils de développement et les écosystèmes logiciels au sein de flux de revenus pluriannuels contractualisés, plutôt que de frais transactionnels ponctuels. Ces accords d’accès renforcent l’intégration des licenciés aux plateformes des fournisseurs et créent des coûts de changement élevés, ce qui consolide la pérennité des flux de redevances sur la période de prévision.

Par type de propriété intellectuelle

Propriété intellectuelle de processeur (2 738,2 millions de dollars (USD) en 2025 ; 12 909,5 millions de dollars (USD) d’ici 2035 ; CAGR ~17,0 %) constitue le type de propriété intellectuelle dominant et affichant la croissance la plus rapide. L’architecture d’Arm sous-tend la majorité des smartphones, des appareils IoT, des systèmes sur puce automobiles et une part rapidement croissante des puces pour serveurs infonuagiques. Arm estime que près de 50 % des nouvelles puces pour serveurs expédiées aux principaux hyperscalers en 2025 seront fondées sur Arm, ce qui représente une progression de la part de marché auprès des hyperscalers du cloud, passée de 9 % au cours de l’exercice 2022 à 15 % au cours de l’exercice 2024. Le taux de redevance par puce plus élevé de l’architecture Armv9 et son déploiement croissant dans les centres de données, l’automobile et les applications d’intelligence artificielle en périphérie constituent le principal vecteur d’accélération des revenus de redevances au sein de ce segment. Parallèlement, l’écosystème commercial RISC-V — structuré autour de la propriété intellectuelle de processeurs haute performance de SiFive et accéléré par le statut de soumetteur PAS de l’ISO/IEC JTC 1 de RISC-V International — élargit le marché adressable de la propriété intellectuelle de processeurs en convertissant d’anciens licenciés captifs de solutions propriétaires en clients commerciaux de propriété intellectuelle RISC-V à la recherche d’une plus grande flexibilité architecturale, sans devoir développer entièrement leurs processeurs en interne.

Propriété intellectuelle d’interface (1 987,7 millions de dollars (USD) en 2025 ; 7 176,2 millions de dollars (USD) d’ici 2035 ; CAGR ~13,9 %) a été la principale bénéficiaire de la demande en matière de calcul haute performance et d’intelligence artificielle. En effet, les programmes de silicium personnalisé destinés à l’entraînement et à l’inférence de modèles d’intelligence artificielle nécessitent des interfaces mémoire à très haute bande passante (HBM3, LPDDR5X), des interconnexions accélérées entre puces (UCIe, XSR) et des interfaces hôtes haut débit (PCIe Gen5, Gen6). L’évolution structurelle de la composition des revenus de TSMC — les plateformes de calcul haute performance représentant 58 % des revenus de TSMC en 2025 — suit directement le vecteur de croissance de la propriété intellectuelle d’interface, chaque conception de puce d’intelligence artificielle à nœud avancé nécessitant plusieurs blocs de propriété intellectuelle PHY et de contrôleurs provenant de Synopsys, Cadence, Alphawave et Rambus.Les fournisseurs d'IP d'interface proposant des implémentations PHY validées sur silicium et optimisées pour les fonderies sur des nœuds de pointe disposent d'un pouvoir de fixation des prix important, compte tenu des barrières liées à la certification et de l'incidence directe de la qualité du PHY sur les spécifications des puces d'IA.

IP mémoire (1 727,4 millions de dollars (USD) en 2025 ; 6 454,7 millions de dollars (USD) en 2035 ; CAGR d'environ 14,3 %) comprend la mémoire non volatile embarquée (eNVM), les compilateurs SRAM, l'IP de contrôleur HBM et la logique de gestion du cache sur puce. L'IP de mémoire non volatile embarquée est particulièrement essentielle pour les microcontrôleurs automobiles, les dispositifs de sécurité IoT et les puces d'inférence d'IA en périphérie qui nécessitent un stockage sécurisé des clés, un micrologiciel sur puce et une attestation matérielle sans dépendre d'une mémoire flash externe — des besoins qui augmentent avec la prolifération des dispositifs automobiles et industriels connectés nécessitant une gestion de la sécurité sur l'ensemble de leur cycle de vie. La société taïwanaise eMemory Technology est le leader mondial reconnu de l'IP de mémoire non volatile embarquée, avec plus de 69 millions de tranches expédiées intégrant ses solutions NeoFuse OTP, NeoBit, NeoMTP et NeoPUF auprès de clients de type fonderie, IDM et fabless à Taïwan, en Chine, en Corée, au Japon, en Amérique du Nord et en Europe ^{[5]eMemory Technology Inc., Q2 2025 Investor Conference Presentation Material, August 2025, ememory.com.tw}.

IP de sécurité (1 003,4 millions de dollars (USD) en 2025 ; 3 303,3 millions de dollars (USD) en 2035 ; CAGR d'environ 12,8 %) comprend les accélérateurs cryptographiques, les générateurs de nombres aléatoires véritables (TRNG), les fonctions physiquement non clonables (PUF), la gestion sécurisée des clés et les architectures de racine de confiance. Les exigences de conformité automobile ASIL-D imposent des mécanismes de sécurité au niveau matériel dans l'IP avant que la qualification du SoC puisse commencer, tandis que les exigences de calcul confidentiel des centres de données et d'attestation des dispositifs IoT ont fait passer l'IP de sécurité du statut d'option à celui d'exigence obligatoire de conception dans une part croissante des programmes de SoC. L'IP de sécurité fondée sur les PUF — qui génère des clés cryptographiques propres à chaque dispositif à partir des variations intrinsèques de fabrication, sans stockage externe — gagne particulièrement du terrain dans les applications automobiles et les puces d'IA nécessitant une identité de dispositif résistante aux tentatives de falsification.

Par type de cœur IP

IP soft (6 293,7 millions de dollars (USD) en 2025 ; 26 740,2 millions de dollars (USD) en 2035 ; CAGR d'environ 15,8 %) représente le type de cœur IP dominant et celui qui affiche la croissance la plus rapide. Livrée sous forme de code de description de circuit au niveau transfert de registres (RTL) synthétisable ou de descriptions fonctionnelles indépendantes de la technologie, l'IP soft peut être adaptée à toute technologie de procédé, ce qui la rend intrinsèquement portable entre les nœuds de fonderie et compatible avec les modèles économiques fabless, qui font fréquemment appel à plusieurs sources de services de fonderie ou migrent d'une génération de procédé à l'autre. L'IP fondée sur le RTL offre le plus haut degré de flexibilité de conception, permettant aux détenteurs de licences d'optimiser les performances, la consommation et la surface (PPA) pour des applications spécifiques lors de la synthèse, tandis que les cœurs paramétrés indépendants de la technologie permettent de configurer la fréquence d'horloge, la largeur du bus et les exigences de connectivité des périphériques. Dans les architectures à puces élémentaires, la possibilité d'instancier le même bloc fonctionnel synthétisable sur plusieurs matrices reposant sur des nœuds de procédé différents — une matrice de calcul en 3 nm et une matrice d'E/S en 6 nm — fait de l'IP soft le format privilégié sur le plan structurel pour les programmes complexes à plusieurs matrices, contribuant directement au CAGR supérieur du segment par rapport à l'ensemble du marché.

IP hard (3 460,8 millions de dollars (USD) en 2025 ; 11 228,9 millions de dollars (USD) en 2035 ; CAGR d'environ 12,7 %) comprend des blocs d'IP au silicium prêts pour la conception physique, spécifiques au procédé et prévalidés, livrés sous forme de masques GDSII entièrement personnalisés associés à un nœud de procédé de fonderie spécifique. La principale valeur de l'IP hard réside dans ses performances garanties et vérifiées sur silicium : un PHY IP hard pour PCIe Gen5 ou HBM3 offre une caractérisation précise de la vitesse, de la consommation et de la surface au niveau du jeu de masques, éliminant ainsi l'incertitude critique liée aux délais dans les blocs d'interface les plus risqués du programme de conception de la puce.IP matérielle de qualité automobile — mémoire flash embarquée conforme aux normes ASIL-B et ASIL-D, interfaces analogiques frontales de qualité automobile et PHY spécifiques au procédé, accompagnés d'une documentation de certification de sécurité ISO 26262 — permet de pratiquer une tarification supérieure compte tenu de l'investissement nécessaire à la qualification. Le TCAC inférieur de l'IP matérielle s'explique par sa spécificité au procédé : chaque migration vers un nouveau nœud nécessite un nouvel investissement en caractérisation et en requalification, ce qui ralentit le rythme d'expansion du portefeuille par rapport aux formats d'IP logicielle portables entre procédés.

Par utilisateur final

Électronique grand public (3 466,0 millions de dollars (USD) en 2025 ; 14 010,6 millions de dollars (USD) d'ici 2035 ; TCAC d'environ 15,2 %) constitue le principal segment d'utilisateurs finaux. Les smartphones, tablettes, téléviseurs intelligents, objets connectés, consoles de jeux et appareils informatiques personnels enrichis par l'IA représentent la base de licences d'IP affichant les volumes les plus élevés, ainsi que la source de revenus de redevances la plus établie pour les fournisseurs d'IP. La transition vers des appareils grand public enrichis par l'IA — avec IA générative embarquée, unités de traitement neuronal et connectivité sans fil multistandard (Wi-Fi 7, Bluetooth 5.4, UWB) — a accru le contenu d'IP par appareil et stimule la croissance des redevances, y compris dans les catégories d'appareils présentant des volumes d'expédition unitaires arrivés à maturité. CEVA a fait état de l'expédition record de 2 milliards d'appareils périphériques intelligents alimentés par CEVA en 2024, dont un record de 1,1 milliard d'appareils Bluetooth, 179 millions d'appareils Wi-Fi, 170 millions d'appareils IoT cellulaires et 340 millions de smartphones alimentés par les DSP, les accélérateurs d'IA et les technologies d'IP de fusion de capteurs de CEVA ^{[6]CEVA, Inc., SEC Exhibit - Fourth Quarter and Full Year 2024 Financial Results, February 2025, sec.gov} — illustrant la vitesse de génération de redevances réalisable grâce aux technologies d'IP de connectivité sans fil et d'IA dans le segment grand public.

Automobile (2 551,7 millions de dollars (USD) en 2025 ; 11 124,9 millions de dollars (USD) d'ici 2035 ; TCAC d'environ 16,1 %) constitue le segment d'utilisateurs finaux affichant la croissance la plus rapide. Trois vecteurs simultanés de transformation structurelle — l'électrification (qui nécessite des technologies d'IP de gestion de l'énergie, de système de gestion de batterie (BMS) et de commande moteur), les systèmes avancés d'aide à la conduite (ADAS) et la conduite autonome (qui nécessitent des technologies d'IP de processeur, de contrôleur de sécurité, d'interface de capteur et de vision par ordinateur conformes à la norme ISO 26262 ASIL-D), ainsi que les architectures de véhicules définies par logiciel (qui nécessitent des grappes de processeurs haute performance de classe Arm et des interfaces mémoire à large bande passante pour les mises à jour à distance et la consolidation de l'infodivertissement embarqué). La contribution de l'automobile aux redevances d'Arm représentait 8 % du total des revenus de redevances au cours de l'exercice 2024, tandis que le marché adressable des puces automobiles est passé de 15 milliards de dollars (USD) à 22 milliards de dollars (USD) entre les exercices 2022 et 2024. La première licence Automotive CSS — signée au quatrième trimestre de l'exercice 2025 avec un grand constructeur de véhicules électriques — signale la transition des programmes de systèmes sur puce automobiles vers des ensembles de sous-systèmes d'IP préintégrés et validés selon la norme ASIL, qui s'imposent comme le niveau d'abstraction de conception privilégié pour les contrôleurs de domaine informatique des véhicules.

Télécommunications et centres de données (1 337,0 millions de dollars (USD) en 2025 ; 4 936,0 millions de dollars (USD) d'ici 2035 ; TCAC d'environ 14,1 %) regroupe les technologies d'IP sous licence destinées aux jeux de puces RAN 5G, aux processeurs réseau, aux cartes réseau intelligentes et aux accélérateurs d'IA personnalisés déployés dans des centres de données hyperscale. La plateforme de processeurs Neoverse d'Arm sous-tend les puces cloud personnalisées d'AWS (Graviton), de Google (Axion) et de Microsoft (Cobalt), Axion de Google étant disponible dans 10 régions et utilisé par environ 40 des 100 principaux clients de Google. Les technologies d'IP DSP de bande de base 5G-Advanced de CEVA ainsi que les technologies d'IP PCIe et SerDes d'Alphawave répondent à des besoins complémentaires en matière d'IP d'infrastructure au sein de ce segment.

Industrie et IoT (810,3 millions de dollars (USD) en 2025 ; 2 809,7 millions de dollars (USD) d'ici 2035 ; TCAC d'environ 13,4 %) englobe les applications d'automatisation industrielle, de comptage intelligent, de maintenance prédictive et de surveillance des actifs connectés, qui nécessitent des technologies d'IP de processeur de qualité microcontrôleur, des technologies d'IP analogique à très faible consommation et des technologies d'IP de connectivité sans fil à courte portée. Les technologies d'IP sur nœuds matures (28 nm, 40 nm) optimisées pour les contraintes de consommation énergétique et de coûts représentent la majeure partie de la demande de ce segment, la plateforme d'IP sans fil FD-SOI de VeriSilicon sur GlobalFoundries 22FDX desservant des applications IoT, notamment la connectivité BLE, NB-IoT et 802.15.4g, avec plus de 300 licences d'IP exécutées au total.

Analyse régionale du marché de la propriété intellectuelle (IP) des semi-conducteurs

Amérique du Nord L'Amérique du Nord (3 230,2 millions de dollars (USD) en 2025 ; 13 001,4 millions de dollars (USD) d'ici 2035 ; TCAC d'environ 15,1 %) joue le rôle de centre mondial de création d'IP et de conclusion de contrats de licence. Elle accueille, dans le corridor de la Silicon Valley, le siège nord-américain d'Arm ainsi que Synopsys, Cadence, CEVA, SiFive, Rambus, Lattice Semiconductor, Achronix et Analog Bits. Les entreprises américaines de semi-conducteurs représentent environ la moitié des revenus mondiaux de la conception de puces, et les États-Unis comptent plus de 2 500 entreprises de semi-conducteurs sans usine — la base de demande de licences d'IP la plus concentrée au monde. Le CHIPS and Science Act élargit le pipeline national de conception en finançant de nouvelles capacités de fabrication de semi-conducteurs chez TSMC Arizona, Intel Foundry Services et Samsung Austin, chacune nécessitant des écosystèmes d'IP adaptés à ses nœuds de procédé respectifs. L'écosystème concentré des concepteurs de silicium sur mesure pour les hyperscalers — Google Axion, AWS Graviton, Microsoft Cobalt et MTIA de Meta — génère des accords de licence structurellement pérennes et de grande valeur pour les fournisseurs d'IP de processeurs et d'interfaces disposant de capacités de qualification sur nœuds avancés.

États-Unis génèrent la part dominante de la demande d'IP en Amérique du Nord, soutenue par des programmes de processeurs d'IA sur mesure nécessitant des IP de processeurs Arm Neoverse, des IP d'interfaces PCIe Gen6 et HBM, ainsi que des IP de racine de confiance (Root of Trust) à 3 nm et en deçà. Les plus de 2 500 entreprises sans usine exerçant leurs activités dans le pays représentent à la fois le principal bassin de demande de licences d'IP et l'origine des flux de redevances pour une grande partie de l'industrie mondiale des IP de semi-conducteurs.

Canada contribue grâce à la commercialisation des activités de recherche en IA à Toronto, Montréal et Vancouver, les filiales de centres de conception de fournisseurs mondiaux d'IP et d'EDA servant de pôles régionaux de concession de licences d'IP et d'assistance à la conception.

Europe L'Europe (2 150,4 millions USD en 2025 ; 7 257,5 millions USD d'ici 2035 ; TCAC d'environ 13,1 %) occupe une double position : celle d'un consommateur important d'IP — par l'intermédiaire de son écosystème de constructeurs automobiles OEM et de fournisseurs de rang 1, notamment Bosch, Continental, Infineon, NXP et STMicroelectronics — et celle d'un important créateur d'IP, avec Arm (Cambridge, Royaume-Uni), Alphawave Semi (Londres, Royaume-Uni), Imagination Technologies (Royaume-Uni), Dolphin Design (France) et Frontgrade Gaisler (Suède). Le règlement européen sur les semi-conducteurs vise à doubler la capacité européenne de production de semi-conducteurs d'ici 2030, créant un facteur de soutien structurel pour les investissements dans des IP qualifiées pour les procédés au sein des écosystèmes européens de fonderies. Les exigences de conformité à la norme ISO 26262 ASIL — profondément intégrées aux normes d'approvisionnement des constructeurs automobiles européens — créent des relations structurellement durables en matière de sourcing d'IP, qui résistent au remplacement opportuniste par des solutions alternatives non certifiées.

Allemagne L'Allemagne est à l'origine de la demande européenne d'IP, grâce à la concentration de ses programmes de semi-conducteurs automobiles. BMW, Volkswagen et Mercedes-Benz investissent dans le développement en interne de puces automobiles destinées aux domaines de calcul embarqué des véhicules ; chacun de ces programmes nécessite des IP certifiées ASIL dans les catégories des processeurs, de la mémoire, des interfaces et des moniteurs de sécurité, fournies par des fournisseurs qualifiés.

Asie-Pacifique L'Asie-Pacifique (3 585,1 millions USD en 2025 ; 15 468,3 millions USD d'ici 2035 ; TCAC d'environ 15,9 %) est la région la plus vaste et celle qui connaît la croissance la plus rapide, en raison de la concentration de la fabrication mondiale de semi-conducteurs — TSMC, Samsung, SMIC —, des activités de conception sans usine et des volumes de production des fabricants d'électronique grand public au sein d'un écosystème géographiquement circonscrit. Selon les prévisions, les IP de semi-conducteurs devraient progresser à un TCAC supérieur à 18 % jusqu'en 2030, à mesure que les conceptions migrent vers des géométries plus petites, où le nombre de blocs d'IP et la complexité de la vérification augmentent pour chaque programme.

Chine La Chine constitue, en volume, le premier marché national pour les licences d'IP de semi-conducteurs, soutenu par l'une des plus fortes concentrations mondiales d'entreprises sans usine — les données clients du deuxième trimestre 2025 d'eMemory font état de 1 361 entreprises sans usine en Chine à elles seules — ainsi que par les politiques publiques qui stimulent les investissements dans les capacités nationales de production de semi-conducteurs. VeriSilicon détient la plus grande part du marché des licences d'IP de semi-conducteurs en Chine continentale, avec un portefeuille d'IP de GPU intégré à plus de 2 milliards de puces expédiées dans le monde et des IP de NPU déployées dans près de 200 millions de puces dotées de capacités d'IA ^{[7]VeriSilicon Microelectronics (Shanghai) Co., Ltd., About VeriSilicon, 2025, verisilicon.com}. Les mesures de contrôle des exportations visant les logiciels de CAO électronique et les IP de pointe accélèrent les investissements chinois nationaux dans les IP de processeurs RISC-V, les IP analogiques à signaux mixtes et les IP de NVM intégrées, créant une dynamique concurrentielle à deux pôles entre les écosystèmes d'IP sous licence internationale et ceux développés au niveau national.

Taïwan Taïwan accueille TSMC — la première fonderie mondiale spécialisée dans la fabrication à la demande, qui constitue le socle des activités mondiales de qualification des procédés pour les IP de semi-conducteurs — ainsi qu'eMemory Technology, leader des IP de NVM intégrées, Faraday Technology, spécialisée dans les services de conception ASIC et les IP d'interfaces, de mémoire et de processeurs, et un dense écosystème de sociétés de conception sans usine et de développeurs de SoC consommateurs d'IP. La relation de codéveloppement entre Taïwan, TSMC et les acteurs de l'IP constitue l'écosystème conception-fabrication-IP le plus étroitement intégré au monde, les fournisseurs d'IP qualifiant leurs portefeuilles sur les nœuds de procédé de TSMC simultanément à la publication des PDK de la fonderie.

Amérique latine L'Amérique latine (452,0 millions USD en 2025 ; 1 482,3 millions USD d'ici 2035 ; TCAC d'environ 12,8 %) se classe au quatrième rang régional, le Brésil étant à l'origine de la demande régionale d'IP grâce à la fabrication d'équipements de télécommunications et au développement des infrastructures. Le secteur mexicain de la fabrication électronique, porté par la délocalisation de proximité, génère une demande d'IP de contrôleurs intégrés et de connectivité dans les applications grand public et industrielles. L'Argentine contribue à cette dynamique grâce à ses talents en ingénierie de conception de semi-conducteurs, qui accueillent les filiales de centres de conception de sociétés mondiales de semi-conducteurs. La croissance régionale est limitée par l'absence de capacités nationales de fonderie, de sorte que toute la demande d'IP dépend des revenus de licences et de redevances, sans capacité de fabrication locale suffisante pour soutenir la croissance cumulative de la demande.

Moyen-Orient et Afrique

MEA (336,8 millions de dollars (USD) en 2025 ; 759,6 millions de dollars (USD) d’ici 2035 ; CAGR d’environ 8,4 %) est la région la plus petite et celle dont la croissance est la plus lente, ce qui reflète un écosystème national des semi-conducteurs encore à ses débuts. Le programme Vision 2030 de l’Arabie saoudite et la Stratégie nationale des semi-conducteurs des Émirats arabes unis mettent en place des cadres institutionnels pour développer des capacités nationales de conception de puces. Arm a signé un partenariat pluriannuel dans le domaine de l’IA avec le gouvernement malaisien au cours de l’exercice FY2025, en déployant les technologies Arm CSS et Flexible Access pour les infrastructures nationales d’IA — un modèle que les gouvernements de la région MEA étudient activement comme modèle de référence pour développer une capacité souveraine de calcul dédiée à l’IA, reposant sur des plateformes IP certifiées à l’échelle internationale. L’Afrique du Sud contribue principalement par l’intermédiaire de la demande d’IP dans les équipements de télécommunications et l’électronique grand public.

Part du marché de la propriété intellectuelle (IP) des semi-conducteurs et paysage concurrentiel

Le marché de l’IP des semi-conducteurs présente une structure concurrentielle à plusieurs niveaux : un groupe de leaders concentré composé de fournisseurs d’IP aux portefeuilles étendus, qui contrôlent la majeure partie des revenus issus des licences et des redevances, un ensemble de spécialistes sectoriels disposant d’une expertise approfondie dans des catégories d’IP définies, ainsi qu’un groupe émergent axé sur RISC-V et les normes ouvertes, qui transforme la dynamique de l’offre d’IP de processeurs.

Principaux acteurs mondiaux

Arm Limited (Royaume-Uni) est le fournisseur d’IP de semi-conducteurs le plus important au monde sur le plan commercial. Il fournit l’architecture de processeurs qui sous-tend la majorité des smartphones, des appareils IoT, des systèmes sur puce automobiles et une part croissante des puces pour serveurs cloud et pour l’IA en périphérie. Au cours de l’exercice FY2025, clos le 31 mars 2025, le chiffre d’affaires total d’Arm a atteint 4,007 milliards de dollars (USD), en hausse de 20,6 % sur un an, tandis que les revenus annuels de redevances ont dépassé 2 milliards de dollars (USD) — deux niveaux records pour l’entreprise. Le quatrième trimestre de FY2025 a établi de nouveaux records : chiffre d’affaires trimestriel total de 1,241 milliard de dollars (USD), en hausse de 34 % sur un an, revenus de redevances de 607 millions de dollars (USD), en hausse de 18 %, et revenus issus des licences et d’autres activités de 634 millions de dollars (USD), en hausse de 53 %. Cette progression a été portée par l’adoption d’Armv9 dans les puces pour centres de données et smartphones ainsi que par la montée en puissance des licences Arm CSS. Le nombre de titulaires d’une licence Total Access de l’entreprise est passé à 44, contre 31 un an auparavant, tandis que celui des titulaires d’une licence Flexible Access a atteint 314.La position d’Arm dans le secteur automobile se développe de manière structurelle : au T4 de l’exercice 2025, l’entreprise a signé sa première licence CSS automobile avec un constructeur mondial de véhicules électriques de premier plan, tandis que sa part du marché automobile en valeur des puces est passée de 36 % à 41 % entre les exercices 2022 et 2024 ^{[8]Arm Holdings plc, Q4 FYE25 Investor Presentation, May 7, 2025, investors.arm.com}. Arm estime que près de 50 % des nouvelles puces pour serveurs expédiées aux principaux hyperscalers en 2025 seront basées sur Arm, ce qui témoigne d’un gain de part dans le calcul en nuage, passée de 9 % au cours de l’exercice 2022.

Synopsys, Inc. (US) est le premier fournisseur mondial de logiciels d’automatisation de la conception électronique (EDA) et de propriété intellectuelle (IP) en termes de chiffre d’affaires, son segment Design IP ayant généré 1,906 milliard de dollars (USD) au cours de l’exercice 2024 (exercice fiscal clos le 31 octobre 2024), contre 1,543 milliard de dollars (USD) au cours de l’exercice 2023. Le portefeuille d’IP de Synopsys couvre les IP d’interface (PCIe, USB, DDR, MIPI, UCIe), les processeurs intégrés (ARC), les IP de sécurité et les IP fondamentales, les IP d’interface constituant le principal moteur de croissance dans le contexte du calcul haute performance et des centres de données dédiés à l’IA. L’écosystème d’IP DesignWare de Synopsys fournit des IP prévalidées et éprouvées sur silicium, accompagnées de bancs de test de vérification UVM, d’une documentation méthodologique de référence et de configurations PDK de fonderie, permettant aux détenteurs de licences de raccourcir les cycles de conception sur les nœuds de pointe de TSMC, Samsung et GlobalFoundries. Le chiffre d’affaires total de Synopsys a atteint 7,054 milliards de dollars (USD) au cours de l’exercice 2025, reflétant la finalisation de l’acquisition d’Ansys et l’expansion stratégique de l’entreprise dans la simulation multiphysique, en complément de ses activités fondamentales dans l’EDA et l’IP.

Cadence Design Systems, Inc. (US) est le deuxième fournisseur d’EDA et d’IP en importance, avec un portefeuille couvrant les PHY d’interface haut débit, les contrôleurs de mémoire HBM et les processeurs DSP intégrés Tensilica. La contribution de l’activité IP de Cadence au chiffre d’affaires total de l’entreprise a augmenté ces dernières années, portée par la demande de protocoles liés au calcul haute performance et à l’IA, notamment HBM, DDR5, PCIe et UCIe ; les IP de Cadence sont compétitives dans les programmes de SoC des principaux hyperscalers et dans ceux faisant appel à des technologies avancées de boîtier. Le chiffre d’affaires total de l’entreprise est passé à environ 4,64 milliards de dollars (USD) en 2024, tandis que le segment IP s’est développé au point de représenter une part significative de la composition du chiffre d’affaires, reflétant des investissements délibérés dans le portefeuille au moyen d’acquisitions ciblées.

CEVA, Inc. (US) est le principal concédant de licences d’IP de connectivité sans fil et de processeurs pour l’IA en périphérie. En 2024, CEVA a signé 43 accords de licence, dont 11 avec des fabricants d’équipements d’origine (OEM) et 9 avec de nouveaux clients, et a expédié un nombre record de 2 milliards d’appareils intelligents en périphérie équipés de technologies CEVA, dont un nombre record de 1,1 milliard d’appareils Bluetooth, 179 millions d’appareils Wi-Fi, 170 millions d’appareils IoT cellulaire et 340 millions de smartphones équipés de DSP et d’accélérateurs d’IA CEVA. Le portefeuille de CEVA couvre les IP de connectivité sans fil (Bluetooth, Wi-Fi, UWB, IP de plateforme 5G), les IP NPU évolutives pour l’IA en périphérie, notamment NeuPro-Nano, destiné aux applications grand public d’IAoT soumises à des contraintes de consommation électrique, ainsi que les solutions de fusion de capteurs. Depuis 2003, les IP de l’entreprise ont alimenté au total plus de 19 milliards de produits intelligents en périphérie, reflétant la base cumulée de redevances qui sous-tend son modèle de revenus.

Région Amérique du Nord

Lattice Semiconductor (US) fournit des plateformes d’IP programmables et basées sur des FPGA, principalement destinées à l’IA en périphérie à faible consommation, à l’automatisation industrielle et aux applications automobiles. Les plateformes FPGA Nexus et Avant de Lattice intègrent une logique programmable à des architectures d’IP intégrées, permettant une accélération de l’inférence protégée matériellement pour les applications de vision industrielle et de communications dans des formats à faible consommation.

Rambus (US) est spécialisée dans les IP d’interface mémoire haut débit et les IP de sécurité destinées aux applications de centres de données et de calcul pour l’IA. Les IP de contrôleurs mémoire et de PHY de Rambus, normalisées par la JEDEC, prennent en charge les protocoles HBM, DDR5 et LPDDR5, positionnant l’entreprise aux côtés de Synopsys et de Cadence dans la chaîne de valeur des IP pour les centres de données dédiés à l’IA. Ses IP Root of Trust et CryptoManager répondent aux exigences d’attestation matérielle des infrastructures de cloud computing et des stations de base 5G.

SiFive, Inc. (US)est le principal fournisseur commercial de propriété intellectuelle (IP) de processeurs RISC-V, proposant un portefeuille de cœurs de processeurs RISC-V comprenant les séries haute performance P550 et X280, destinées aux applications de calcul haute performance (HPC), automobiles et d'intelligence artificielle en périphérie. La clientèle de SiFive comprend des fournisseurs de services cloud hyperscale développant des puces RISC-V personnalisées pour les centres de données — pour lesquels la flexibilité architecturale et les extensions propriétaires du jeu d'instructions constituent des facteurs de différenciation stratégiques — ainsi que des équipementiers automobiles recherchant de la propriété intellectuelle de processeurs sans les contraintes de licence architecturale d'Arm. La volonté de RISC-V International d'obtenir une normalisation internationale ISO/IEC renforce la crédibilité de la propriété intellectuelle de processeurs basée sur RISC-V pour les applications des secteurs réglementés, élargissant directement les marchés automobiles et aérospatiaux accessibles à SiFive.

Région Asie-Pacifique

VeriSilicon (Chine) est la plus grande société chinoise de concession de licences de propriété intellectuelle dans le domaine des semi-conducteurs et figure parmi les 10 premiers fournisseurs mondiaux d'IP en termes de revenus de licences. La société dispose de six catégories d'IP de traitement développées en interne — GPU, NPU, VPU, DSP, ISP et IP de traitement de l'affichage — ainsi que de plus de 1 700 blocs d'IP analogiques, mixtes et RF. L'IP GPU de VeriSilicon a été intégrée à plus de 2 milliards de puces dans le monde ; son IP NPU a été déployée dans près de 200 millions de puces compatibles avec l'IA. En septembre 2025, la plateforme d'IP sans fil FD-SOI de la société sur le procédé 22FDX de GlobalFoundries — couvrant le BLE, le NB-IoT, les catégories Cat.1/Cat.4, le GNSS et la norme 802.15.4g — avait conclu plus de 300 licences d'IP au total avec 45 clients et atteint 33 conceptions en production de masse. En décembre 2025, VeriSilicon a acquis 97,89 % de DotDisplay Semiconductor pour environ 930 millions de RMB, renforçant ses capacités en matière d'IP d'affichage et de conception ASIC afin de servir les marchés des PC équipés d'IA et de l'affichage automobile.

eMemory Technology Inc. (Taïwan) est le leader mondial de l'IP de mémoire non volatile intégrée, avec plus de 69 millions de plaquettes expédiées et intégrant ses solutions d'IP NeoFuse OTP, NeoBit, NeoMTP, NeoEE, NeoROM, EcoBit et NeoPUF. La clientèle d'eMemory comprend des fonderies, des fabricants intégrés de dispositifs (IDM) et des entreprises sans usine de fabrication dans les régions et pays suivants : Taïwan, Chine, Corée, Japon, Amérique du Nord et Europe. Elle témoigne du déploiement d'IP qualifiées pour différents procédés dans l'ensemble de l'écosystème mondial de fabrication avancée de semi-conducteurs. La société constitue de facto la norme pour l'IP de mémoire non volatile intégrée (NVM) sur les nœuds de procédé de TSMC, sur plusieurs générations.

Faraday Technology Corporation (Taïwan) fournit des services de conception ASIC et un portefeuille complet d'IP de silicium, comprenant de l'IP de processeurs conforme à l'architecture ARM, des compilateurs de mémoire et de l'IP d'interface couvrant LPDDR4/4X, DDR4, PCIe Gen4, USB 3.1, MIPI D-PHY et SerDes sur plusieurs nœuds de procédé de TSMC. L'eNVM SONOS 40 nm de Faraday — positionnée comme une alternative à la mémoire Flash NOR pour les conceptions de microcontrôleurs (MCU) industriels et automobiles à longue durée de vie — offre une stabilité de la chaîne d'approvisionnement et des coûts d'ingénierie non récurrents (NRE) inférieurs à ceux des solutions Flash autonomes. Faraday propose également des services de boîtier 3DIC, de mise en œuvre de conceptions Neoverse CSS et de migration de FPGA vers ASIC, se positionnant ainsi comme un partenaire ASIC offrant un service complet aux entreprises sans usine de fabrication de la région Asie-Pacifique.

Évolutions récentes du secteur

• Arm signe sa première licence Automotive CSS avec un grand constructeur de véhicules électriques (T4 de l'exercice 2025, annoncé le 7 mai 2025) : Arm a conclu sa première licence pour un sous-système de calcul automobile (CSS) avec un grand constructeur mondial de véhicules électriques concevant sa première puce automobile personnalisée majeure. Le CSS automobile d'Arm fournit une configuration préintégrée et validée selon l'ASIL du processeur et de l'IP système Armv9 Automotive Enhanced, optimisée pour les performances, la consommation d'énergie et la surface sur un procédé de pointe, le nombre total de titulaires de licences CSS ayant atteint 13 au quatrième trimestre de l'exercice 2025, en avance sur les prévisions.
• Arm franchit le seuil de 4 milliards de dollars (USD) de chiffre d'affaires annuel et celui de 2 milliards de dollars (USD) de redevances (exercice 2025, annoncé le 7 mai 2025) :Le chiffre d'affaires total d'Arm pour l'exercice 2025 a dépassé 4 milliards de dollars (USD), tandis que ses revenus de redevances ont franchi pour la première fois le seuil de 2 milliards de dollars (USD) dans l'histoire de la société. Au seul quatrième trimestre de l'exercice 2025, Arm a enregistré un chiffre d'affaires trimestriel de 1,241 milliard de dollars (USD), des revenus de redevances de 607 millions de dollars (USD) (en hausse de 18 % sur un an) et des revenus de licences de 634 millions de dollars (USD) (en hausse de 53 % sur un an), grâce à l'adoption d'Armv9 dans les smartphones et les puces pour centres de données, ainsi qu'à l'accélération des licences CSS.
• Arm présente sa première plateforme de calcul Armv9 pour l'IA en périphérie (quatrième trimestre de l'exercice 2025, annoncée le 7 mai 2025) : Arm a lancé sa première plateforme de calcul Armv9 destinée aux appareils d'IA en périphérie, combinant le processeur Cortex-A320 et le NPU Ethos-U85 afin de permettre l'inférence directement sur l'appareil pour des modèles dépassant un milliard de paramètres. Parmi les premiers utilisateurs figurent Infineon, NXP, Renesas, Qualcomm et STMicroelectronics, qui ciblent l'automatisation industrielle, les caméras intelligentes et les applications d'IA pour l'IdO.
• RISC-V International obtient le statut de soumissionnaire PAS de l'ISO/IEC JTC 1 (2025) : RISC-V International a été approuvée en tant que soumissionnaire PAS par le Comité technique mixte 1 de l'ISO/IEC, marquant la première fois dans l'histoire qu'une architecture de jeu d'instructions engage une démarche officielle de normalisation internationale. La reconnaissance par l'ISO/IEC confère aux composants de propriété intellectuelle fondés sur RISC-V une crédibilité institutionnelle favorable à leur adoption dans les secteurs réglementés, permet aux organisations de déclarer la conformité de leurs matériels à une norme internationale reconnue et devrait accélérer l'adoption de RISC-V imposée par les pouvoirs publics dans les applications automobiles, aérospatiales et de sécurité nationale.
• CEVA annonce l'expédition record de 2 milliards d'appareils intelligents en périphérie et lance NeuPro-Nano (exercice 2024, annoncé au premier trimestre 2025) : CEVA a expédié en 2024 un nombre record de 2 milliards d'appareils intelligents en périphérie équipés de technologies CEVA — soit plus de 60 appareils vendus par seconde — dont un nombre record de 1,1 milliard d'appareils Bluetooth, 179 millions d'appareils Wi-Fi et 170 millions d'appareils IdO cellulaire. La société a signé 43 accords de licence en 2024, dont 11 avec des fabricants d'équipements d'origine (OEM) et 9 avec de nouveaux clients. Parallèlement, CEVA a lancé le NPU d'IA intégré NeuPro-Nano, destiné aux appareils grand public AIoT soumis à des contraintes de consommation énergétique, et a signé plusieurs accords avec des clients de référence.
• Synopsys finalise l'acquisition d'Ansys (2025) : Synopsys a finalisé l'acquisition d'Ansys, créant une plateforme intégrée de conception de semi-conducteurs et de simulation multiphysique qui étend la vérification de conception adjacente aux composants de propriété intellectuelle à l'analyse structurelle, thermique et de dynamique des fluides numérique — un domaine pertinent pour la fiabilité du conditionnement des puces d'IA et la qualification de la sécurité fonctionnelle des systèmes automobiles.
• VeriSilicon acquiert DotDisplay Semiconductor (décembre 2025) : VeriSilicon a finalisé l'acquisition de 97,89 % de DotDisplay Semiconductor pour environ 930 millions de RMB, renforçant ses capacités en matière de propriété intellectuelle pour le traitement de l'affichage et de services ASIC afin de servir les marchés des PC d'IA et de l'affichage automobile — un alignement vertical entre le portefeuille existant de propriétés intellectuelles de VeriSilicon dans le traitement de l'affichage et les actifs de conception de contrôleurs d'affichage de DotDisplay.
• Alphawave Semi est acquise par Qualcomm (décembre 2025) : Qualcomm a finalisé l'acquisition d'Alphawave Semi, intégrant les propriétés intellectuelles PCIe Gen6/7, UCIe die-to-die et SerDes à ultra-haute vitesse d'Alphawave à sa stratégie d'infrastructure pour les plateformes de centres de données et d'IA — ce qui constitue une importante opération de consolidation de la propriété intellectuelle, portée par la demande d'infrastructures d'IA en matière de connectivité filaire à très large bande passante.
• eMemory qualifie une propriété intellectuelle NVM intégrée sur des nœuds de processus avancés (2025) : eMemory Technology a qualifié ses propriétés intellectuelles NeoFuse OTP et NeoPUF sur le processus N3P de TSMC, permettant des solutions de racine de confiance fondées sur les PUF pour les puces d'IA, de calcul haute performance (HPC) et les conceptions à base de puces élémentaires, selon des géométries de 3 nm, tandis que de nouveaux développements progressent sur les processus N3C et N3A de qualité automobile et que le développement de propriétés intellectuelles en 2 nm est en cours.
• VeriSilicon lance une plateforme de propriété intellectuelle sans fil FD-SOI (septembre 2025) :VeriSilicon a présenté une plateforme complète de propriété intellectuelle sans fil basée sur le procédé 22FDX (FD-SOI 22 nm) de GlobalFoundries, couvrant les normes de connectivité BLE, Bluetooth double mode, NB-IoT, Cat.1/Cat.4, GNSS, 802.11ah et 802.15.4g — avec plus de 300 licences au total conclues avec 45 clients et 33 conceptions en production de masse, ciblant les applications de l'Internet des objets, des satellites, de l'automobile et des soins de santé grand public.

HTML traduit :