Autoren:
Suraj Gujar, Ankita Chavan
Kostenloses PDF herunterladen
Halbleiter-IP-Markt Größe und Anteil 2026-2035
Berichts-ID: GMI8597
|
Veröffentlichungsdatum: September 2026
|
Berichtsformat: PDF/Excel/Armaturenbrett/Plattform
Kostenloses PDF herunterladen
Entdecken Sie unsere Lizenzoptionen:
Kostenloses PDF herunterladen
Halbleiter-IP-Markt
Holen Sie sich ein kostenloses Muster dieses Berichts
Holen Sie sich ein kostenloses Muster dieses Berichts
Halbleiter-IP-Markt
Is your requirement urgent? Please give us your business email
for a speedy delivery!
Marktgröße für Halbleiter-IP
Der globale Halbleiter-IP-Markt wird 2025 auf 9,8 Milliarden USD geschätzt und soll 2026 voraussichtlich 11 Milliarden USD erreichen sowie bis 2035 auf 38 Milliarden USD wachsen. Für den Zeitraum 2026–2035 wird dabei eine durchschnittliche jährliche Wachstumsrate von etwa 14,75% erwartet. Diese Entwicklung übertrifft das Wachstum der breiteren Halbleiterindustrie deutlich und spiegelt den strukturellen Wandel in der Methodik des Chipdesigns wider: Während die Wiederverwendung von IP historisch als Instrument zur Kostensenkung diente, ist sie mittlerweile zu einer zentralen Designarchitektur geworden – angetrieben durch die zunehmende Komplexität von SoCs, die wirtschaftlichen Vorteile eines fablessbasierten Designs, die steigende Nachfrage nach KI- und Hochleistungsrechnern (HPC) sowie die Anforderungen an die funktionale Sicherheit in der Automobilelektronik.
Wichtigste Erkenntnisse zum Markt für Halbleiter-IP
Marktführer: Arm Limited führte den Markt 2025 mit einem Marktanteil von über 21,3% an.
Führende Unternehmen: Zu den fünf führenden Unternehmen dieses Marktes gehören Arm Limited, Synopsys, Inc., Cadence Design Systems, Inc., Imagination Technologies, CEVA, Inc., die 2025 zusammen einen Marktanteil von 62,2% hielten.
Halbleiter-IP umfasst vorentwickelte und vorab verifizierte funktionale Schaltungsblöcke – Prozessorkerne, Schnittstellencontroller, Speicher-Subsysteme, Sicherheits-Engines, analoge Frontends und Verifizierungsumgebungen –, die Chiparchitekten von spezialisierten Anbietern lizenzieren, um System-on-Chip-(SoC-)Designs zu entwickeln, ohne die grundlegende Entwicklung vollständig neu durchführen zu müssen. Der Markt wird durch zwei kommerzielle Kanäle definiert: Lizenzvereinbarungen, die das Recht zur Integration bestimmter IP-Blöcke in Chipdesigns gewähren, sowie Lizenzgebührenvereinbarungen, die für jeden Chip, der lizenzierte IP enthält und in die Endmärkte ausgeliefert wird, Zahlungen pro Einheit generieren.
Der SoC-Markt erreichte 2024 ein Volumen von 354 Milliarden USD und wuchs gegenüber dem Vorjahr um 24%. HPC-orientierte Rechen-SoCs verzeichneten ein Wachstum von 52%, da sich die Nachfrage aus KI-Rechenzentren intensivierte. Für Silizium-IP wird bis 2030 ein CAGR-Wachstum von mehr als 18% erwartet, da die fortschreitende Verlagerung zu kleineren Strukturbreiten die Anzahl der IP-Blöcke pro Design und die Komplexität der Verifizierung erhöht [1]TechInsights, Narrative: SoC Markets Q4 2024, 2025, techinsights.com. Der Kanal für Lizenzgebühren ist strukturell größer und wächst schneller als der Lizenzierungskanal, da die kumulierten Stückzahlen lizenzierter Chips sich wiederkehrende Zahlungen pro Einheit aufbauen, die mit dem Absatz in den Endmärkten wachsen und nicht ausschließlich von neuen Vertragsabschlüssen abhängen. Diese strukturelle Eigenschaft – die Skalierung der IP-Einnahmen aus Lizenzgebühren mit dem Chipvolumen statt mit der Anzahl der Vertragsabschlüsse – schirmt die Umsätze des IP-Marktes zunehmend vor der Nachfrageschwankung ab, die traditionelle Märkte für Halbleiterausrüstung und -materialien betrifft.
Die Wettbewerbsstruktur des Halbleiter-IP-Marktes ist auf der Portfolioebene stark konzentriert: Arm und Synopsys nehmen bei Prozessor-IP beziehungsweise Schnittstellen-IP gemeinsam dominante Positionen ein. Gleichzeitig ist der Markt über verschiedene Teilbereiche hinweg ausreichend spezialisiert – darunter drahtlose Konnektivität, nichtflüchtige Speicher, Analogtechnik, Foundation-IP, Verifizierung und Network-on-Chip –, um ein Ökosystem mit mehreren Anbietern aufrechtzuerhalten. US-amerikanische Halbleiterunternehmen erzielen etwa die Hälfte des weltweiten Umsatzes mit Chipdesign [2]Semiconductor Industry Association, 2024 State of the U.S. Semiconductor Industry, September 2024, semiconductors.org. Dies untermauert die Rolle Nordamerikas als wichtigstes Zentrum für die Entwicklung von IP und den Abschluss von Lizenzierungsvereinbarungen, während die Konzentration von Fertigung und fablessbasiertem Design im asiatisch-pazifischen Raum diese Region zum größten und am schnellsten wachsenden regionalen Absatzmarkt für IP macht.
Einschätzung der GMI-Analysten
Die strukturelle Aufwertung des Halbleiter-IP-Marktes – vom Instrument zur Kostensenkung zu einer zwingenden Voraussetzung für die erfolgreiche Umsetzung von SoC-Programmen – zeigt sich besonders deutlich darin, wie führende Chiparchitekten heute neue Programme starten.
Wichtigste Wachstumstreiber
Schneller Anstieg der SoC-Komplexität in allen Endanwendungen
Moderne System-on-Chip-Designs haben sich von Prozessoren mit einer einzigen Funktion zu heterogenen Rechenplattformen entwickelt, die Dutzende funktional unterschiedlicher IP-Blöcke in Prozessorclustern, KI-Beschleunigern, Speicherschnittstellen, Sicherheitsmodulen und analogen Frontends integrieren – entweder auf einem einzigen monolithischen Die oder in eng gekoppelten Chiplet-Konfigurationen. Der Übergang zu Multi-Die-Architekturen, bei denen Entwicklungsteams IP von mehreren Anbietern über verschiedene Prozessknoten und Schnittstellenstandards wie UCIe hinweg zusammenstellen, hat sowohl das Volumen als auch die Spezialisierung der für jedes Chipprogramm erforderlichen IP verstärkt. Der SoC-Markt erreichte 2024 ein Volumen von 354 Milliarden USD und wuchs gegenüber dem Vorjahr um 24 %, wobei Computer-SoCs dank der Einführung von KI-Rechenzentren um 52 % zulegten. Für Silizium-IP wird bis 2030 ein CAGR-Wachstum von mehr als 18 % prognostiziert, da die zunehmende Designkomplexität bei schrumpfenden Strukturgrößen eine stärkere Abhängigkeit von vorverifizierten IP-Blöcken erzwingt. Für IP-Anbieter führt dies zu einer Ausweitung des IP-Anteils pro SoC – mehr Blöcke je Designstart, von denen jeder eine engere Unterstützung bei der IP-übergreifenden Integration erfordert. Dadurch steigt der adressierbare Umsatz je Chipprogramm, während gleichzeitig die Qualifikationsanforderungen zunehmen, die etablierte Anbieter mit umfassenden Integrationsökosystemen schützen.
Ausweitung der Automobilelektronik aufgrund von Sicherheitsvorschriften
Die Umstellung der Automobilindustrie auf softwaredefinierte Fahrzeugarchitekturen, fortschrittliche Fahrerassistenzsysteme (ADAS) und Elektrifizierung hat Automobile in rollende Rechenplattformen verwandelt, die für jede Halbleiterkomponente funktionale Sicherheitsanforderungen auf Industrieniveau voraussetzen. ISO 26262 Teil 11 befasst sich speziell mit der Entwicklung von Halbleiter-IP und verlangt, dass IP-Anbieter bereits in den frühesten Spezifikationsphasen Methoden des Functional-Safety-Engineerings anwenden – einschließlich Sicherheitsplänen, FMEDA (Fehlermodus-, Auswirkungs- und Diagnoseanalyse), Fehler-Injektionsanalysen für permanente und transiente Fehler sowie einer vollständigen Rückverfolgbarkeit der Dokumentation –, um IP zu liefern, die ASIL-B- oder ASIL-D-Ready ist und mit der Qualifizierung von Automobil-SoCs kompatibel ist [3]SemiEngineering, Achieving ISO 26262 Certification With ASIL-Ready IP, undated, semiengineering.com. Diese Anforderungen schaffen eine Qualifizierungsbarriere, die Automobil-SoC-Designer faktisch auf eine ausgewählte Gruppe von IP-Anbietern beschränkt, die neben funktionalen RTL-Liefergegenständen vollständige Sicherheitspakete bereitstellen können. Arm berichtete, dass sein Automobilmarktanteil nach Chipwert von 36 % im Geschäftsjahr 2022 auf 41 % im Geschäftsjahr 2024 gestiegen ist, während sich der adressierbare Chipmarkt im Automobilbereich im selben Zeitraum von 15 Milliarden USD auf 22 Milliarden USD vergrößerte. Im vierten Quartal des Geschäftsjahres 2025 schloss Arm seine erste Lizenzvereinbarung für ein Automotive Compute Subsystem (CSS) mit einem führenden globalen Elektrofahrzeughersteller ab, der seinen ersten bedeutenden kundenspezifischen Automobilchip entwickelt; die Gesamtzahl der CSS-Lizenznehmer stieg auf 13. AEC-Q100 Temperatur- und Zuverlässigkeitsqualifizierungsanforderungen – die für IP-Grade 0 bis 2 gelten – verlängern den Zeitaufwand und erhöhen die erforderlichen Investitionen zusätzlich, sodass das Angebot an qualifizierter Automobil-IP strukturell hinter einer rasch wachsenden Nachfrage zurückbleibt.
Starker Anstieg der KI-, Rechenzentrums- und HPC-Arbeitslasten
Das Training und die Inferenz generativer KI im Hyperscale-Bereich haben eine strukturell erhöhte und anhaltende Nachfrage nach IP-Blöcken geschaffen, die eine extreme Speicherbandbreite, Hochgeschwindigkeits-I/O-Verbindungen und energieeffiziente Rechenleistung bereitstellen können. Es wird prognostiziert, dass KI bis 2030 mehr als 15 Billionen USD zur Weltwirtschaft beitragen wird, wobei Investitionen von Hyperscalern und Cloud-Anbietern in Rechenzentren direkt zu einer steigenden Nachfrage nach Lizenzen für Halbleiter-IP führen. Der Gesamtumsatz von Arm im Geschäftsjahr 2025 (Geschäftsjahr bis zum 31. März 2025) erreichte 4,007 Milliarden USD, während die jährlichen Lizenzerlöse erstmals 2 Milliarden USD überstiegen. Im vierten Quartal des Geschäftsjahres 2025 verzeichnete Arm einen Quartalsumsatz von 1,241 Milliarden USD (34 % mehr als im Vorjahr) sowie Lizenzerlöse von 607 Millionen USD (18 % mehr), was auf die Einführung von Armv9 in Rechenzentrumschips und den Hochlauf von Arm-basierten Compute-Subsystem-Paketen zurückzuführen war [4]Arm Holdings plc, Arm Holdings plc Reports Results for the Fourth Quarter and Fiscal Year Ended 2025, May 7, 2025, newsroom.arm.com. Arm schätzt, dass 2025 nahezu 50 % der an führende Hyperscaler ausgelieferten neuen Serverchips auf der Arm-Architektur basieren werden – ein Anstieg gegenüber einem Cloud-Marktanteil von 9 % im Geschäftsjahr 2022 auf 15 % im Geschäftsjahr 2024. Prozessor-IP und Schnittstellen-IP – die beiden größten IP-Typsegmente – profitieren direkt von diesem Wandel der Arbeitslasten, da sie die Nachfrage aus KI-Beschleunigerprogrammen, kundenspezifischen Cloud-Chips sowie aus Anforderungen an HBM-, PCIe-Gen6- und UCIe-Verbindungs-IP abdecken.
Wachstum fablesser Halbleitermodelle
Das Fabless-Modell – die Entwicklung von Chips ohne eigene Fertigungsanlagen – ist strukturell auf IP von Drittanbietern angewiesen, um validierte Designblöcke bereitzustellen, die Fabless-Teams nicht mit der Effizienz spezialisierter IP-Anbieter intern entwickeln können. Allein in den Vereinigten Staaten sind mehr als 2.500 Fabless-Halbleiterunternehmen ansässig, was weltweit die am stärksten konzentrierte Basis für die Nachfrage nach IP-Lizenzen darstellt, während sich Chinas Fabless-Ökosystem im Zuge der inländischen Halbleiter-Investitionspolitik deutlich erweitert hat.
Die strukturelle Übereinstimmung zwischen Start-ups für KI-Chips und dem Markt für IP-Lizenzierung ist besonders ausgeprägt: Kundenspezifische KI-Beschleuniger für Cloud-, Automobil- und Edge-Anwendungen erfordern für Foundries optimierte IP-Portfolios, die bei 3 nm und darunter validiert wurden, einschließlich prozesszertifizierter PHY-, Sicherheits- und Basis-IP, die nur etablierte Anbieter mit ausreichender Designunterstützung liefern können. Da Systemunternehmen und OEMs zunehmend kundenspezifische Chips intern entwickeln und dadurch die Zahl der Fabless-Designstarts faktisch steigt, wächst die Nachfrage nach lizenzierten IP-Plattformen proportional, insbesondere in den Bereichen Konnektivität, Sensorik und KI-Inferenz, in denen Designkompetenz knapp ist.Zeitdruck bei der Markteinführung und steigende Entwicklungskosten
Die Kosten für die Chipentwicklung auf fortschrittlichen Technologieknoten haben ein Niveau erreicht, das die Wiederverwendung von IP zu einer wirtschaftlichen Notwendigkeit macht. Ein vollständig kundenspezifischer SoC bei 3 nm erfordert vom Konzept bis zum verifizierten Silizium 12 bis 24 Monate interne IP-Entwicklung pro wesentlichem Funktionsblock; ein lizenzierter, im Silizium erprobter Gegenpart ermöglicht eine Verkürzung des Integrationszeitplans auf wenige Wochen und beseitigt das Zeitplanrisiko eines Fehlers beim ersten Siliziumdurchlauf. Das Design-IP-Segment von Synopsys erzielte im Geschäftsjahr 2024 einen Umsatz von 1,906 Milliarden USD gegenüber 1,543 Milliarden USD im Geschäftsjahr 2023, maßgeblich, indem es Kunden Zugang zu vorab verifizierter Schnittstellen-, Sicherheits- und Embedded-Prozessor-IP ermöglichte, die Designzyklen bei den fortschrittlichen Technologieknoten von TSMC und Samsung verkürzt. Der Wettbewerbsdruck in den Märkten für Unterhaltungselektronik und KI-Computing, in denen Vorteile bei der Markteinführung in Kundenverträge und langfristige Lizenzgebührenpositionen umgewandelt werden, verstärkt den Aufschlag für IP mit umfassender Foundry-Qualifizierung. Dadurch verfügen Anbieter mit im Silizium erprobten und auf verschiedene Prozesse portierten Portfolios über eine strukturelle Preissetzungsmacht, die über den Prognosezeitraum hinweg bestehen bleibt.
Wesentliche Markthemmnisse
Hohe Integrations- und Verifizierungskomplexität von IP-Blöcken
Da SoC-Designs zunehmend heterogene IP-Blöcke mehrerer Drittanbieter neben internen Designelementen integrieren, ist der Verifizierungsaufwand zur Sicherstellung eines korrekten Verhaltens auf Systemebene gestiegen und stellt mittlerweile den größten Anteil der Engineering-Kosten pro Designstart dar. Einzelne IP-Blöcke werden von den Anbietern typischerweise in generischen Testumgebungen verifiziert, die die kontextabhängigen Wechselwirkungen – etwa Stromversorgung, Taktbereichsübergänge, Interruptverarbeitung und softwaregesteuerte Stimuli – nicht abbilden, die erst bei der Instanziierung der IP in einem vollständigen SoC-System auftreten. Chiplet-basierte Architekturen verschärfen dieses Problem, da sie die Verifizierungsverantwortung auf Teams verteilen, die mit unterschiedlichen Foundry-PDKs, unterschiedlichen Konfigurationen von EDA-Tools und unterschiedlichen Spezifikationen für Die-to-Die-Schnittstellen arbeiten. Dadurch entstehen Fehlerzustände auf Systemebene, die durch eine Verifizierung auf IP-Ebene nicht vorhergesehen werden können. Für IP-Anbieter führt die Integrationskomplexität zu Reibungsverlusten im Lizenzierungsvertrieb: Kunden benötigen zusätzlich zur Bereitstellung funktionaler RTL angepasste Unterstützung, siliziumfertige Konfigurationsdateien, Foundry-spezifische Richtlinien für Platzierung und Routing, SPICE-genaue Mixed-Signal-Modelle und UVM-Verifizierungstestbenches. Dies erhöht die Serviceverpflichtungen nach der Lizenzierung und verringert die Bruttomargen. Diese Dynamik begrenzt die Marktdurchdringung technisch leistungsfähiger, aber unzureichend unterstützter IP-Produkte, verlangsamt die Akzeptanzraten und begrenzt das Wettbewerbsfeld faktisch auf Anbieter mit umfassenden Integrationsökosystemen.
Eingeschränkte Anpassungsflexibilität und Risiken durch die Abhängigkeit von Anbietern
Das IP-Lizenzierungsmodell schränkt Chiparchitekten grundsätzlich auf die von IP-Anbietern festgelegten Funktions- und Schnittstellenspezifikationen ein und begrenzt dadurch den Grad der Differenzierung auf Siliziumebene, der durch die Integration lizenzierter IP verfügbar ist. Proprietäre CPU-Architekturen – insbesondere der Befehlssatz von Arm – bringen Einschränkungen hinsichtlich der Abstimmung mit sich, die Erweiterungen des Befehlssatzes und kundenspezifische Änderungen an der Pipeline begrenzen, ohne gegen Lizenzbedingungen zu verstoßen. Dadurch entstehen kommerzielle Abhängigkeiten, die nur schwer aufzulösen sind, sobald ein Chipprogramm auf einer bestimmten IP-Plattform konzipiert wurde. Diese Abhängigkeit gewinnt kommerziell und geopolitisch an Bedeutung, wenn die Aktivitäten des Lizenznehmers, Exportkontrollen oder Sicherheitsanforderungen mit den Richtlinien oder geografischen Beschränkungen des Anbieters kollidieren. Das Aufkommen von RISC-V als offenem Standard für Befehlssatzarchitekturen begegnet diesem strukturellen Risiko direkt: RISC-V International erhielt 2025 den Status eines ISO/IEC-JTC-1-PAS-Einreichers – und machte RISC-V damit zum ersten Befehlssatz in der Geschichte, der eine formelle internationale Standardisierung anstrebt. Dieser Meilenstein stärkt die Glaubwürdigkeit von RISC-V in regulierten Branchen, ermöglicht Interoperabilitätserklärungen und schafft institutionellen Impuls für eine staatlich vorgeschriebene Einführung. Für nationale Halbleiterprogramme in Europa, Japan, Indien und China, die technologische Souveränität anstreben, ist das Risiko der Anbieterabhängigkeit nicht nur kommerzieller, sondern auch strategischer Natur. Es lenkt politisch gesteuerte Investitionen in IP mit offener Architektur und könnte einen Teil der Lizenznachfrage von etablierten proprietären Anbietern auf kommerziell lizenzierte Implementierungen offener Standards umleiten.
GMI-Analystenperspektive
Das Spannungsfeld zwischen den fünf strukturellen Wachstumstreibern des Marktes und seinen beiden wesentlichen Hemmnissen zeigt einen Markt, der insgesamt wächst, dessen Wachstum sich jedoch auf bestimmte Bereiche konzentriert. Die Wachstumstreiber wirken über langfristige Nachfragezyklen – den Ausbau der KI-Infrastruktur, die Elektrifizierung des Automobilsektors und die zunehmende Verbreitung fabless agierender Unternehmen –, die sich innerhalb des Prognosezeitraums von 2026 bis 2035 voraussichtlich nicht umkehren werden. Im Gegensatz dazu wirken beide Hemmnisse eher als interne Reibungskosten und nicht als Nachfragedämpfer: Die Komplexität der Verifizierung verringert nicht den Bedarf an IP, sondern erhöht vielmehr den Aufpreis für Anbieter, die neben RTL-Liefergegenständen auch verifizierte Artefakte für die Systemintegration bereitstellen können. Dadurch wird der Wettbewerb faktisch auf etablierte Plattformen konzentriert. Ebenso lenkt das Risiko der Anbieterabhängigkeit die IP-Ausgaben um, anstatt sie zu beseitigen – von proprietären hin zu kommerziellen IP-Implementierungen offener Standards. Dadurch bleibt der Gesamtmarkt erhalten, während sich die Anteile der Anbieter verschieben. Die strukturelle Nettoauswirkung ist ein Markt, der auf der Portfolioebene robust wächst und zugleich begrenzte, aber reale Chancen für RISC-V-IP-Anbieter, spezialisierte Analog-Anbieter und Unternehmen für IP im Bereich nichtflüchtiger Speicher schafft, in architektonisch differenzierten Nischen zusätzliche Marktanteile zu gewinnen. Die kumulierende Eigenschaft des Lizenzgebührenumsatzes – der mit den Chipvolumina wächst, ohne dass kontinuierlich neue Lizenzverträge erforderlich sind – schirmt das Marktwachstum zusätzlich gegen die zyklischen Nachfrageschwankungen ab, die traditionelle Investitionsgütermärkte für Halbleiter beeinflussen. Dadurch wird der Halbleiter-IP-Markt zu einem der strukturell widerstandsfähigsten Umsatzmodelle innerhalb der übergeordneten Elektronik-Lieferkette.
Segmentanalyse des Halbleiter-IP-Marktes (IP)
Nach IP-Quelle
Der globale Halbleiter-IP-Markt ist kommerziell in Lizenzumsätze und Lizenzgebührenumsätze zweigeteilt, wobei das Segment der Lizenzgebühren sowohl den strukturell größeren als auch den schneller wachsenden Vertriebskanal darstellt. Die Lizenzgebührenumsätze, die 2025 mit 5,66 Milliarden USD bewertet wurden und voraussichtlich 23.23 Milliarden bis 2035 (CAGR ~15,3 %), die sich durch Zahlungen pro Einheit für jeden Chip mit lizenzierter IP, der in die Endmärkte ausgeliefert wird, kumulieren – ein Mechanismus, der jede Lizenzvereinbarung in eine mehrjährige Umsatzquelle verwandelt, die mit dem kommerziellen Erfolg des Chipprogramms des Lizenznehmers skaliert. Die Lizenzerlöse, die 2025 mit 4,08 Milliarden USD bewertet wurden und bis 2035 voraussichtlich 14,73 Milliarden USD erreichen werden (CAGR ~13,9 %), bilden die vorgelagerte Design-Pipeline: Vorauszahlungen oder strukturierte mehrjährige Gebühren, die das Recht gewähren, bestimmte IP-Blöcke in definierte Chipdesigns zu integrieren.
Die Lizenzerlöse von Arm überstiegen im Geschäftsjahr 2025 erstmals 2 Milliarden USD, angetrieben durch die Einführung der Armv9-Architektur – einer Architektur, die einen höheren Lizenzsatz pro Chip als frühere Generationen erzielt – in Smartphones, Cloud-Computing und aufstrebenden Automobilprogrammen. Dieser Mechanismus der Erhöhung des Lizenzsatzes, bei dem sich der architektonische Fortschritt direkt in einer höheren Wirtschaftlichkeit pro Einheit niederschlägt, ohne dass proportional mehr Vertragsabschlüsse erforderlich sind, veranschaulicht den inhärenten Hebel des Lizenzgebührenmodells und erklärt die überdurchschnittliche Wachstumsrate des Segments gegenüber dem Gesamtmarkt. Die Lizenzerlöse expandieren durch umfassende Technologiepartnerschaftsvereinbarungen: Das Total-Access-Programm von Arm zählte im Geschäftsjahr 2025 insgesamt 44 aktive Lizenznehmer, gegenüber 31 im Vorjahr, und Flexible Access erreichte 314 Lizenznehmer. Diese Programme bündeln den Zugang zu IP, Designunterstützung, Entwicklungswerkzeuge und Softwareökosysteme in vertraglich zugesicherten mehrjährigen Umsatzquellen anstelle von einmaligen Transaktionsgebühren. Diese Zugangsvereinbarungen vertiefen die Integration der Lizenznehmer in die Plattformen der Anbieter und schaffen hohe Wechselkosten, wodurch die Beständigkeit der Lizenzgebührenströme über den Prognosezeitraum hinweg gestärkt wird.
Nach IP-Typ
Prozessor-IP (2,7382 Milliarden USD im Jahr 2025; 12,9095 Milliarden USD bis 2035; CAGR ~17,0 %) ist der führende und am schnellsten wachsende IP-Typ. Die Architektur von Arm bildet die Grundlage für die Mehrheit der Smartphones, IoT-Geräte, Automotive-SoCs und einen rasch wachsenden Anteil der Cloud-Server-Chips. Arm schätzt, dass 2025 nahezu 50 % der an führende Hyperscaler ausgelieferten neuen Serverchips auf Arm basieren werden, was einem Anstieg des Marktanteils bei Cloud-Hyperscalern von 9 % im Geschäftsjahr 2022 auf 15 % im Geschäftsjahr 2024 entspricht. Der höhere Lizenzsatz pro Chip der Armv9-Architektur und ihre zunehmende Nutzung in Rechenzentren, Automobilanwendungen und Edge-KI-Anwendungen stellen den wichtigsten Beschleunigungsvektor für Lizenzerlöse innerhalb dieses Segments dar. Gleichzeitig erweitert das kommerzielle RISC-V-Ökosystem – verankert durch die leistungsstarke Prozessor-IP von SiFive und beschleunigt durch den Status von RISC-V International als PAS-Einreicher für ISO/IEC JTC 1 – den adressierbaren Markt für Prozessor-IP, indem zuvor gebundene proprietäre Lizenznehmer in kommerzielle RISC-V-IP-Kunden umgewandelt werden, die architektonische Flexibilität ohne eine vollständige interne Prozessorentwicklung anstreben.
Schnittstellen-IP (1,9877 Milliarden USD im Jahr 2025; 7,1762 Milliarden USD bis 2035; CAGR ~13,9 %) war der wichtigste Profiteur der HPC- und KI-Nachfrage, da kundenspezifische Siliziumprogramme für das Training und die Inferenz von KI ultrahochbandbreitige Speicherschnittstellen (HBM3, LPDDR5X), beschleunigte Die-to-Die-Verbindungen (UCIe, XSR) und schnelle Host-Schnittstellen (PCIe Gen5, Gen6) erfordern. Die strukturelle Verschiebung im Umsatzmix von TSMC – wobei HPC-Plattformen 58 % des Umsatzes von TSMC im Jahr 2025 ausmachten – folgt direkt dem Wachstumspfad der Schnittstellen-IP, da jedes KI-Chipdesign in einem fortschrittlichen Fertigungsprozess mehrere PHY- und Controller-IP-Blöcke von Synopsys, Cadence, Alphawave und Rambus erfordert.
Anbieter von Interface-IP mit in Silizium erprobten und für Foundries optimierten PHY-Implementierungen in fortschrittlichsten Strukturknoten verfügen angesichts der Zertifizierungshürden und des direkten Einflusses der PHY-Qualität auf die Spezifikationen von KI-Chips über eine erhebliche Preissetzungsmacht.Speicher-IP (1,7274 Milliarden USD im Jahr 2025; 6,4547 Milliarden USD bis 2035; CAGR von ca. 14,3 %) umfasst eingebetteten nichtflüchtigen Speicher (eNVM), SRAM-Compiler, HBM-Controller-IP und Logik zur Verwaltung von On-Chip-Caches. Embedded-NVM-IP ist insbesondere für Automobil-MCUs, IoT-Sicherheitsgeräte und Edge-KI-Inferenzchips von entscheidender Bedeutung, die eine sichere Schlüsselspeicherung, On-Chip-Firmware und Hardware-Attestierung ohne Abhängigkeit von externem Flash-Speicher benötigen. Diese Anforderungen nehmen mit der zunehmenden Verbreitung vernetzter Fahrzeuge und Industriegeräte zu, die ein Sicherheitsmanagement über den gesamten Lebenszyklus erfordern. Das in Taiwan ansässige Unternehmen eMemory Technology ist der anerkannte globale Marktführer für Embedded-NVM-IP. Mehr als 69 Millionen Wafer wurden mit seinen NeoFuse-OTP-, NeoBit-, NeoMTP- und NeoPUF-Lösungen ausgeliefert und von Foundry-, IDM- und Fabless-Kunden in Taiwan, China, Korea, Japan, Nordamerika und Europa eingesetzt [5]eMemory Technology Inc., Q2 2025 Investor Conference Presentation Material, August 2025, ememory.com.tw.
Sicherheits-IP (1,0034 Milliarden USD im Jahr 2025; 3,3033 Milliarden USD bis 2035; CAGR von ca. 12,8 %) umfasst kryptografische Beschleuniger, echte Zufallszahlengeneratoren (TRNGs), physikalisch nicht klonbare Funktionen (PUFs), sicheres Schlüsselmanagement und Root-of-Trust-Architekturen. Die Anforderungen an die Einhaltung von Automotive ASIL-D schreiben Hardware-Sicherheitsmechanismen auf IP-Ebene vor, bevor die Qualifizierung eines SoC erfolgen kann. Gleichzeitig haben die Anforderungen an vertrauliches Rechnen in Rechenzentren und an die Attestierung von IoT-Geräten dazu geführt, dass Sicherheits-IP bei einem wachsenden Anteil der SoC-Programme von einer optionalen zu einer für das Design obligatorischen Komponente geworden ist. PUF-basierte Sicherheits-IP, die aus inhärenten Fertigungsschwankungen gerätespezifische kryptografische Schlüssel ohne externe Speicherung generiert, gewinnt insbesondere bei Anwendungen für Automobil- und KI-Chips an Bedeutung, die eine manipulationsresistente Geräteidentität erfordern.
Nach IP-Core-Typ
Soft-IP (6,2937 Milliarden USD im Jahr 2025; 26,7402 Milliarden USD bis 2035; CAGR von ca. 15,8 %) stellt den dominierenden und am schnellsten wachsenden IP-Core-Typ dar. Soft-IP wird als synthetisierbarer Register-Transfer-Level-Code (RTL-Code) oder als technologieunabhängige Funktionsbeschreibung bereitgestellt und kann auf jede Prozesstechnologie ausgerichtet werden. Dadurch ist es grundsätzlich über verschiedene Foundry-Strukturknoten hinweg portierbar und mit Fabless-Geschäftsmodellen kompatibel, bei denen Foundry-Dienstleistungen häufig von mehreren Anbietern bezogen oder Prozessgenerationen gewechselt werden. RTL-basierte IP bietet den höchsten Grad an Designflexibilität und ermöglicht es Lizenznehmern, während der Synthese Timing, Leistungsaufnahme und Fläche (PPA) für bestimmte Anwendungen zu optimieren. Technologieunabhängige parametrisierte Cores ermöglichen zudem die Konfiguration für Anforderungen an Taktfrequenz, Busbreite und Peripherieanbindung. In Chiplet-Architekturen macht die Möglichkeit, denselben synthetisierbaren Funktionsblock über mehrere Dies mit unterschiedlichen Zielprozessknoten hinweg zu instanziieren – beispielsweise einen Compute-Die in 3 nm und einen I/O-Die in 6 nm –, Soft-IP zum strukturell bevorzugten Format für komplexe Multi-Die-Programme und trägt direkt zur überdurchschnittlichen CAGR des Segments im Vergleich zum Gesamtmarkt bei.
Hard-IP (3,4608 Milliarden USD im Jahr 2025; 11,2289 Milliarden USD bis 2035; CAGR von ca. 12,7 %) umfasst layoutfertige, prozessspezifische und vorverifizierte Silizium-IP-Blöcke, die als vollständig kundenspezifische GDSII-Layouts für einen bestimmten Foundry-Prozessknoten bereitgestellt werden. Der primäre Wert von Hard-IP liegt in der garantierten, in Silizium verifizierten Leistung: Ein Hard-IP-PHY für PCIe Gen5 oder HBM3 bietet am Maskensatz präzise charakterisierte Werte für Geschwindigkeit, Leistungsaufnahme und Fläche und beseitigt dadurch kritische Timing-Unsicherheiten bei den risikoreichsten Interface-Blöcken des Chipprogramms.Automotive-Hard-IP – darunter ASIL-B- und ASIL-D-konformer Embedded-Flash, analoge Frontends in Automobilqualität und prozessspezifische PHYs mit Dokumentation des ISO-26262-Sicherheitspakets – erzielt aufgrund der erforderlichen Qualifizierungsinvestitionen Premiumpreise. Die niedrigere CAGR von Hard-IP ist auf dessen Prozessspezifität zurückzuführen: Jede Migration auf einen neuen Prozessknoten erfordert eine erneute Charakterisierung und Qualifizierung, wodurch sich die Geschwindigkeit der Portfolioerweiterung im Vergleich zu prozessportablen Soft-IP-Formaten verlangsamt.
Nach Endanwender
Unterhaltungselektronik (3,466 Milliarden USD im Jahr 2025; 14,0106 Milliarden USD bis 2035; CAGR von ca. 15,2 %) ist das größte Endanwendersegment. Smartphones, Tablets, Smart-TVs, Wearables, Spielekonsolen und KI-gestützte Personal-Computing-Geräte stellen die volumenstärkste Basis für IP-Lizenzierungen und die etablierteste Quelle von Lizenzgebührenumsätzen für IP-Anbieter dar. Der Übergang zu KI-gestützten Endgeräten für Verbraucher – mit generativer KI auf dem Gerät, neuronalen Verarbeitungseinheiten und drahtloser Multi-Standard-Konnektivität (Wi-Fi 7, Bluetooth 5.4, UWB) – hat den IP-Anteil pro Gerät erhöht und treibt das Wachstum der Lizenzgebühren auch in Gerätekategorien mit ausgereiften Stückabsatzprofilen voran. CEVA meldete 2024 die Auslieferung einer Rekordzahl von 2 Milliarden CEVA-betriebenen Smart-Edge-Geräten, darunter eine Rekordzahl von 1,1 Milliarden Bluetooth-Geräten, 179 Millionen Wi-Fi-Geräten, 170 Millionen Cellular-IoT-Geräten und 340 Millionen Smartphones, die mit CEVA-DSPs, KI-Beschleunigern und Sensor-Fusion-IP ausgestattet waren [6]CEVA, Inc., SEC Exhibit - Fourth Quarter and Full Year 2024 Financial Results, February 2025, sec.gov – und veranschaulichte damit das erzielbare Tempo beim Aufbau von Lizenzgebührenumsätzen durch drahtlose Konnektivität und KI-IP im Verbrauchersegment.
Automobilindustrie (2,5517 Milliarden USD im Jahr 2025; 11,1249 Milliarden USD bis 2035; CAGR von ca. 16,1 %) ist das am schnellsten wachsende Endanwendersegment. Drei gleichzeitig wirkende strukturelle Transformationsvektoren prägen diese Entwicklung: die Elektrifizierung (die IP für Energiemanagement, Batteriemanagementsysteme (BMS) und Motorsteuerung erfordert), ADAS und autonomes Fahren (die ISO-26262-konformes ASIL-D-Prozessor-IP, Sicherheitsmonitor-IP, Sensorschnittstellen-IP und Computer-Vision-IP erfordern) sowie softwaredefinierte Fahrzeugarchitekturen (die leistungsstarke CPU-Cluster der Arm-Klasse und breitbandige Speicherschnittstellen für Over-the-Air-Updates und die Konsolidierung von Infotainment im Fahrzeug erfordern). Der Beitrag der Automobillizenzgebühren zum Gesamtumsatz mit Lizenzgebühren von Arm belief sich im Geschäftsjahr 2024 auf 8 %, während der adressierbare Chipmarkt für die Automobilindustrie zwischen den Geschäftsjahren 2022 und 2024 von 15 Milliarden USD auf 22 Milliarden USD wuchs. Die erste Automotive-CSS-Lizenz, die im vierten Quartal des Geschäftsjahres 2025 mit einem führenden Hersteller von Elektrofahrzeugen unterzeichnet wurde, signalisiert den Übergang von Automobil-SoC-Programmen zu vorintegrierten, ASIL-validierten IP-Subsystempaketen als bevorzugter Designabstraktion für Fahrzeugrechner-Domänencontroller.
Telekommunikation und Rechenzentren (1,337 Milliarden USD im Jahr 2025; 4,936 Milliarden USD bis 2035; CAGR von ca. 14,1 %) umfasst IP, das für 5G-RAN-Chipsätze, Netzwerkprozessoren, Smart-NICs und kundenspezifische KI-Beschleuniger lizenziert wird, die in Hyperscale-Rechenzentren eingesetzt werden. Die Neoverse-CPU-Plattform von Arm bildet die Grundlage für kundenspezifische Cloud-Siliziumlösungen bei AWS (Graviton), Google (Axion) und Microsoft (Cobalt). Googles Axion ist in 10 Regionen verfügbar und wird von etwa 40 der 100 wichtigsten Kunden von Google genutzt. Das 5G-Advanced-Basisband-DSP-IP von CEVA sowie das PCIe- und SerDes-IP von Alphawave decken in diesem Segment komplementäre Anforderungen an Infrastruktur-IP ab.
Industrie und IoT (810,3 Millionen USD im Jahr 2025; 2,8097 Milliarden USD bis 2035; CAGR von ca. 13,4 %) umfasst Anwendungen für industrielle Automatisierung, intelligente Messsysteme, vorausschauende Wartung und die Überwachung vernetzter Anlagen, die Prozessor-IP in MCU-Qualität, extrem energiesparendes analoges IP und IP für drahtlose Kurzstreckenkommunikation erfordern. Auf ausgereiften Prozessknoten (28 nm, 40 nm) optimiertes IP, bei dem der Energiehaushalt und die Kostensensitivität im Vordergrund stehen, macht den Großteil der Nachfrage in diesem Segment aus. Die FD-SOI-Plattform für drahtloses IP von VeriSilicon auf GlobalFoundries 22FDX bedient IoT-Anwendungen, darunter BLE-, NB-IoT- und 802.15.4g-Konnektivität, mit insgesamt mehr als 300 abgeschlossenen IP-Lizenzierungen.
GMI-Analysteneinschätzung
Die segmentübergreifende Analyse zeigt einen Markt, der von zwei parallelen Dynamiken bei der Erweiterung von IP-Inhalten geprägt ist: vertikal (eine steigende Anzahl von IP-Blöcken pro SoC bei zunehmender Designkomplexität je Programm) und horizontal (neue Endanwenderbranchen – Automobilindustrie, Gesundheitswesen, Industrie – benötigen spezialisierte IP, die in verbraucherorientierten Designabläufen zuvor nicht erforderlich war). Die strukturelle Dominanz des Lizenzgebührensegments spiegelt die sich verstärkende Wirkung volumenabhängiger Umsätze wider: Da jeder Lizenzzyklus die Grundlage für Milliarden von Chipauslieferungen mit mehrjährigen Lizenzgebührenverpflichtungen schafft, korrelieren Lizenzeinnahmen zunehmend weniger mit dem Zufluss neuer Lizenzvereinbarungen und stärker mit den aggregierten Volumentrends der Halbleiterindustrie – eine strukturelle Eigenschaft, die dem IP-Markt die ausgeprägteste Umsatzresilienz verleiht. Die überproportionale jährliche Wachstumsrate (CAGR) des Prozessor-IP-Segments (~17,0 % gegenüber ~14,75 % für den Gesamtmarkt) wird durch Arms Strategie zur Steigerung der Lizenzgebührensätze angetrieben: Armv9 erzielt höhere Gebühren pro Chip als Armv8, während CSS-Konfigurationen mehrere IPs zusätzlich in eine Premium-Lizenzstufe integrieren. Dies deutet darauf hin, dass Preissetzungsmacht und nicht nur Volumenwachstum ein wesentlicher Hebel für die Umsatzsteigerung im größten IP-Typsegment ist. Die über dem Marktniveau liegende CAGR der Basis-IP (~15,0 %) signalisiert, dass das Volumen der Tape-outs auf fortschrittlichen Knoten die installierte Basis prozessspezifischer IP schneller erweitert als der Gesamtmarkt – ein Frühindikator für das künftige Wachstum des Lizenzgebührenvolumens, sobald neu lizenzierte Chipprogramme vom Designgewinn zur Massenproduktion hochskaliert werden. Die vergleichsweise begrenzte CAGR des Verifizierungs-IP-Segments (~12,4 %) unterschätzt wahrscheinlich die tatsächliche Größe des adressierbaren Marktes, da ein erheblicher Teil des Werts von Verifizierungs-IP in EDA-Plattformabonnements von Synopsys und Cadence enthalten ist. Dadurch verschwimmt die Abgrenzung der eigenständigen IP-Umsätze, und die Umsatzrealisierung könnte sich potenziell in das EDA-Segment verlagern.
Regionale Analyse des Marktes für geistiges Eigentum (IP) im Halbleiterbereich
Nordamerika Nordamerika (3,2302 Milliarden USD im Jahr 2025; 13,0014 Milliarden USD bis 2035; CAGR ~15,1 %) fungiert als globales Zentrum für die Entstehung von IP und den Abschluss von Lizenzvereinbarungen. In der Silicon-Valley-Region sind unter anderem der nordamerikanische Hauptsitz von Arm sowie Synopsys, Cadence, CEVA, SiFive, Rambus, Lattice Semiconductor, Achronix und Analog Bits ansässig. Auf US-amerikanische Halbleiterunternehmen entfällt etwa die Hälfte der weltweiten Umsätze mit Chipdesigns, und in den Vereinigten Staaten sind mehr als 2.500 Fabless-Halbleiterunternehmen ansässig – die weltweit konzentrierteste Basis für die Nachfrage nach IP-Lizenzen. Der CHIPS and Science Act erweitert die inländische Designpipeline, indem er neue Produktionskapazitäten für Halbleiter bei TSMC Arizona, Intel Foundry Services und Samsung Austin finanziert. Jedes dieser Unternehmen benötigt IP-Ökosysteme, die auf die jeweiligen Prozessknoten portiert sind. Das konzentrierte Ökosystem kundenspezifischer Hyperscaler-Siliziumlösungen – Google Axion, AWS Graviton, Microsoft Cobalt und Metas MTIA – schafft strukturell dauerhafte Lizenzvereinbarungen mit hohem Wert für Anbieter von Prozessor- und Schnittstellen-IP mit Qualifizierungskompetenz für fortschrittliche Prozessknoten.
Vereinigte Staaten generieren den dominierenden Anteil der nordamerikanischen IP-Nachfrage. Diese Nachfrage wird von kundenspezifischen Programmen für KI-Beschleuniger getragen, die Arm-Neoverse-CPU-IP, PCIe-Gen6- und HBM-Schnittstellen-IP sowie IP für Vertrauensanker (Root of Trust) bei 3 nm und darunter erfordern. Die mehr als 2.500 im Inland tätigen Fabless-Unternehmen stellen sowohl den primären Pool für die Nachfrage nach IP-Lizenzen als auch die Quelle der Lizenzgebührenströme für einen großen Teil der globalen Halbleiter-IP-Branche dar.
Kanada leistet durch die Kommerzialisierung von KI-Forschung in Toronto, Montréal und Vancouver einen Beitrag. Tochtergesellschaften globaler IP- und EDA-Anbieter mit Designzentren fungieren dabei als regionale Zentren für die Lizenzierung von IP und die Unterstützung beim Design.
Europa Europa (2,1504 Milliarden USD im Jahr 2025; 7,2575 Milliarden USD bis 2035; CAGR von ca. 13,1 %) nimmt eine doppelte Position ein: als bedeutender IP-Nachfrager – durch sein Ökosystem aus Automobil-Erstausrüstern und Tier-1-Zulieferern, darunter Bosch, Continental, Infineon, NXP und STMicroelectronics – sowie als relevanter IP-Entwickler durch Arm (Cambridge, Vereinigtes Königreich), Alphawave Semi (London, Vereinigtes Königreich), Imagination Technologies (Vereinigtes Königreich), Dolphin Design (Frankreich) und Frontgrade Gaisler (Schweden). Der EU-Chips-Act zielt darauf ab, die europäische Halbleiterproduktionskapazität bis 2030 zu verdoppeln, und schafft damit einen strukturellen politischen Rückenwind für Investitionen in prozessqualifizierte IP innerhalb europäischer Foundry-Ökosysteme. Die Anforderungen an die ISO-26262-ASIL-Konformität – die tief in den Beschaffungsstandards europäischer Automobil-Erstausrüster verankert sind – schaffen strukturell dauerhafte IP-Beschaffungsbeziehungen, die einer opportunistischen Substitution durch nicht zertifizierte Alternativen widerstehen.
Deutschland führt die europäische IP-Nachfrage aufgrund seiner Konzentration von Automobil-Halbleiterprogrammen an. BMW, Volkswagen und Mercedes-Benz investieren in die interne Entwicklung von Automobilchips für Fahrzeugrechnerdomänen, wobei jedes Unternehmen ASIL-zertifizierte IP für die Kategorien Prozessor, Speicher, Schnittstelle und Sicherheitsmonitor von qualifizierten Anbietern benötigt.
Asien-Pazifik Asien-Pazifik (3,5851 Milliarden USD im Jahr 2025; 15,4683 Milliarden USD bis 2035; CAGR von ca. 15,9 %) ist die größte und am schnellsten wachsende Region. Dies spiegelt die Konzentration der globalen Halbleiterfertigung – TSMC, Samsung und SMIC –, der Fabless-Designaktivitäten und des Produktionsvolumens von Elektronik-Erstausrüstern in einem geografisch abgegrenzten Ökosystem wider. Für Silizium-IP wird bis 2030 ein Wachstum von mehr als 18 % CAGR prognostiziert, da Designs auf kleinere Strukturbreiten umgestellt werden, bei denen die Anzahl der IP-Blöcke und die Komplexität der Verifizierung je Programm zunehmen.
China ist gemessen am Volumen der größte einzelne nationale Markt für die Lizenzierung von Halbleiter-IP. Maßgeblich ist dabei eine der weltweit größten Konzentrationen von Fabless-Unternehmen – die Kundendaten von eMemory für das 2. Quartal 2025 weisen allein in China 1.361 Fabless-Unternehmen aus – sowie die staatliche Förderung von Investitionen in inländische Halbleiterkapazitäten. VeriSilicon hält auf dem chinesischen Festland den größten Marktanteil am Markt für die Lizenzierung von Halbleiter-IP. Das GPU-IP-Portfolio des Unternehmens wurde weltweit in mehr als 2 Milliarden Chips ausgeliefert, während NPU-IP in nahezu 200 Millionen KI-fähigen Chips eingesetzt wird [7]VeriSilicon Microelectronics (Shanghai) Co., Ltd., About VeriSilicon, 2025, verisilicon.com. Exportkontrollmaßnahmen für EDA-Software und modernste IP beschleunigen chinesische Inlandsinvestitionen in RISC-V-Prozessor-IP, Mixed-Signal-Analog-IP und eingebettete NVM-IP und schaffen damit eine sich aufspaltende Wettbewerbsdynamik zwischen international lizenzierten und im Inland entwickelten IP-Ökosystemen.
Taiwan beherbergt TSMC – die weltweit führende Pure-Play-Foundry, die als Anker der globalen Prozessqualifizierung für Halbleiter-IP fungiert – sowie eMemory Technology (führender Anbieter eingebetteter NVM-IP), Faraday Technology (ASIC-Designdienstleistungen sowie Schnittstellen-, Speicher- und Prozessor-IP) und ein dichtes Ökosystem aus Fabless-Designhäusern und IP-nutzenden SoC-Entwicklern. Die Koentwicklungsbeziehung zwischen Taiwan, TSMC und IP-Anbietern stellt das weltweit am engsten integrierte Design-, Fertigungs- und IP-Ökosystem dar, wobei IP-Anbieter ihre Portfolios parallel zur Veröffentlichung der Foundry-PDKs auf den TSMC-Prozessknoten qualifizieren.
Lateinamerika Lateinamerika (452,0 Millionen USD im Jahr 2025; 1,4823 Milliarden USD bis 2035; CAGR von ca. 12,8 %) belegt regional den vierten Rang. Brasilien führt die regionale IP-Nachfrage durch die Herstellung von Telekommunikationsausrüstung und die Entwicklung von Infrastruktur an. Mexikos durch Nearshoring vorangetriebener Elektronikfertigungssektor erzeugt Nachfrage nach IP für eingebettete Controller und Konnektivität in Verbraucher- und Industrieanwendungen. Argentinien leistet durch sein Angebot an Fachkräften im Halbleiter-Design einen Beitrag und beherbergt Tochtergesellschaften globaler Halbleiterunternehmen, die als Designzentren fungieren. Das regionale Wachstum wird durch das Fehlen eigener Foundry-Kapazitäten begrenzt. Dadurch wird die gesamte IP-Nachfrage durch Lizenz- und Tantiemenerlöse bestimmt, ohne dass eine lokale Fertigung im entsprechenden Umfang vorhanden ist, die eine zunehmende Nachfragevervielfachung verankern könnte.
Naher Osten und Afrika MEA (336,8 Mio. USD im Jahr 2025; 759,6 Mio. USD bis 2035; CAGR ca. 8,4 %) ist die kleinste und am langsamsten wachsende Region, was auf ein sich noch in einer frühen Entwicklungsphase befindliches heimisches Halbleiterökosystem hindeutet. Das Programm „Vision 2030“ Saudi-Arabiens und die „National Semiconductor Strategy“ der Vereinigten Arabischen Emirate schaffen institutionelle Rahmenbedingungen für heimische Kapazitäten im Chipdesign. Arm unterzeichnete im Geschäftsjahr FY2025 eine mehrjährige KI-Partnerschaft mit der malaysischen Regierung, in deren Rahmen Arm CSS und die Flexible-Access-Technologie für die nationale KI-Infrastruktur eingesetzt werden. Dieses Modell untersuchen die Regierungen der MEA-Region derzeit aktiv als Vorlage für souveräne KI-Rechenkapazitäten auf der Grundlage international zertifizierter IP-Plattformen. Südafrika trägt hauptsächlich durch die Nachfrage nach IP für Telekommunikationsausrüstung und Unterhaltungselektronik bei.
Ansicht der GMI-Analysten
Die regionale Analyse legt einen strukturell bipolaren Markt offen: Die Dominanz des asiatisch-pazifischen Raums als Zentrum des IP-Verbrauchs und der Fertigung besteht neben der Rolle Nordamerikas als wichtigstem Zentrum für die Entwicklung von IP und den Abschluss von Transaktionen. Dadurch entsteht eine geografische Trennung von Angebot und Nachfrage, die zunehmend durch geopolitische Dynamiken belastet wird. Exportkontrollmaßnahmen, die den Zugang zu EDA-Software und Prozessor-IP in China beeinträchtigen, beschleunigen die Entwicklung heimischer chinesischer IP – am deutlichsten bei RISC-V-Prozessor-IP (VeriSilicon, Andes Technology, SiFive-China-Programme) und Mixed-Signal-Analog-IP – und schaffen eine zweiteilige Marktstruktur, in der derselbe funktionale IP-Bedarf in China zunehmend von einer anderen Gruppe von Anbietern bedient wird als im übrigen asiatisch-pazifischen Raum. Die automotivegetriebene IP-Nachfrage Europas ist von dieser Dynamik strukturell abgeschirmt: Die ISO-26262-ASIL-Zertifizierung erfordert mehrjährige Beziehungen zu IP-Anbietern sowie eine etablierte Dokumentation der Sicherheitspakete, wodurch ein opportunistischer Anbieterwechsel innerhalb eines einzelnen Produktentwicklungsprogramms technisch kaum praktikabel ist. Die überzeugendste regionale Wachstumsperspektive mit langfristigem Zeithorizont bietet vermutlich Indien: Staatlich geförderte Anreize für fabless Unternehmen, eine etablierte Talentbasis im Ingenieurwesen, die bereits tief in die globale IP-Entwicklungsarbeit integriert ist, sowie ein direktes politisches Bekenntnis zu eigenständigem Chipdesign schaffen die Voraussetzungen dafür, dass Indien innerhalb des Prognosezeitraums – in verkürzter Zeit – vom IP-Verbraucher zum Mitentwickler des IP-Ökosystems aufsteigen kann.
Marktanteil und Wettbewerbslandschaft im Bereich Halbleiter-IP
Der Halbleiter-IP-Markt weist eine abgestufte Wettbewerbsstruktur auf: eine konzentrierte Führungsgruppe breit aufgestellter IP-Anbieter, die den Großteil der Lizenz- und Lizenzgebührenumsätze auf sich vereint, eine Gruppe von Domänenspezialisten mit umfassender vertikaler Expertise in klar definierten IP-Kategorien sowie eine wachsende Gruppe von RISC-V- und Open-Standard-Anbietern, die die Angebotsdynamik bei Prozessor-IP neu gestaltet.
Wichtige globale Marktteilnehmer
Arm Limited (UK) ist der kommerziell bedeutendste Halbleiter-IP-Anbieter der Welt und stellt die Prozessorarchitektur bereit, auf der die Mehrheit der Smartphones, IoT-Geräte und automobilen SoCs sowie ein wachsender Anteil der Cloud-Server- und Edge-KI-Chips basiert. Im Geschäftsjahr FY2025 (Geschäftsjahr bis zum 31. März 2025) erreichte der Gesamtumsatz von Arm 4,007 Milliarden USD – ein Anstieg von 20,6 % gegenüber dem Vorjahr. Der jährliche Umsatz aus Lizenzgebühren überstieg 2 Milliarden USD; beide Werte stellten Unternehmensrekorde dar. Das vierte Quartal des Geschäftsjahres FY2025 brachte weitere Rekorde: einen Gesamtquartalsumsatz von 1,241 Milliarden USD (plus 34 % gegenüber dem Vorjahr), Lizenzgebührenumsätze von 607 Millionen USD (plus 18 %) sowie Lizenz- und sonstige Umsätze von 634 Millionen USD (plus 53 %). Maßgeblich hierfür waren die Einführung von Armv9 in Chips für Rechenzentren und Smartphones sowie der zunehmende Einsatz der Arm-CSS-Lizenzierung. Die Zahl der Lizenznehmer des Total-Access-Programms stieg auf 44, gegenüber 31 im Vorjahr, während die Zahl der Flexible-Access-Lizenznehmer 314 erreichte. Arms Position im Automobilsektor weitet sich strukturell aus – im vierten Quartal des Geschäftsjahres 2025 unterzeichnete das Unternehmen seine erste Automotive-CSS-Lizenz mit einem führenden globalen Hersteller von Elektrofahrzeugen –, während der Marktanteil im Automobilsektor gemessen am Chipwert zwischen dem Geschäftsjahr 2022 und dem Geschäftsjahr 2024 von 36 % auf 41 % stieg [8]Arm Holdings plc, Q4 FYE25 Investor Presentation, May 7, 2025, investors.arm.com. Arm schätzt, dass 2025 fast 50 % der an führende Hyperscaler ausgelieferten neuen Serverchips auf Arm basieren werden, was einem Anstieg des Anteils an Cloud-Computing-Rechenleistung gegenüber 9 % im Geschäftsjahr 2022 entspricht.
Synopsys, Inc. (US) ist gemessen am Umsatz der weltweit größte Anbieter von EDA- und IP-Lösungen. Das Segment Design IP erzielte im Geschäftsjahr 2024 (Geschäftsjahr mit Ende am 31. Oktober 2024) einen Umsatz von 1,906 Milliarden USD gegenüber 1,543 Milliarden USD im Geschäftsjahr 2023. Das IP-Portfolio von Synopsys umfasst Schnittstellen-IP (PCIe, USB, DDR, MIPI, UCIe), eingebettete Prozessoren (ARC), Sicherheits-IP und Basis-IP, wobei Schnittstellen-IP im Kontext von HPC- und KI-Rechenzentren der wichtigste Wachstumstreiber ist. Das DesignWare-IP-Ökosystem von Synopsys bietet vorverifizierte, in Silizium validierte IP mit zugehörigen UVM-Verifikationstestumgebungen, Dokumentationen zu Referenzmethoden und Foundry-PDK-Konfigurationen. Dadurch können Lizenznehmer die Designzyklen bei TSMC, Samsung und GlobalFoundries in modernen Fertigungsknoten verkürzen. Der Gesamtumsatz von Synopsys erreichte im Geschäftsjahr 2025 7,054 Milliarden USD. Dies spiegelt die abgeschlossene Übernahme von Ansys sowie die strategische Expansion des Unternehmens in die Multiphysik-Simulation neben dem Kerngeschäft mit EDA- und IP-Lösungen wider.
Cadence Design Systems, Inc. (US) ist der zweitgrößte Anbieter von EDA- und IP-Lösungen und verfügt über ein Portfolio, das Hochgeschwindigkeits-Schnittstellen-PHYs, HBM-Speichercontroller und eingebettete Tensilica-DSP-Prozessoren umfasst. Der Beitrag des IP-Geschäfts zum Gesamtumsatz von Cadence ist in den vergangenen Jahren gestiegen, angetrieben durch die Nachfrage nach Protokollen für KI-HPC, darunter HBM, DDR5, PCIe und UCIe. Die IP-Lösungen von Cadence sind in SoC-Programmen führender Hyperscaler und für fortschrittliche Packaging-Technologien wettbewerbsfähig. Der Gesamtumsatz des Unternehmens stieg im Geschäftsjahr 2024 auf rund 4,64 Milliarden USD. Das IP-Segment wurde zu einem bedeutenden Bestandteil des Umsatzmixes ausgebaut, was gezielte Investitionen in das Portfolio durch ausgewählte Übernahmen widerspiegelt.
CEVA, Inc. (US) ist der führende Lizenzgeber für IP für drahtlose Konnektivität und Edge-KI-Prozessoren. Im Jahr 2024 schloss CEVA 43 Lizenzvereinbarungen ab, darunter 11 mit Erstausrüstern (OEMs) und 9 mit Neukunden, und lieferte die Rekordzahl von 2 Milliarden intelligenten Edge-Geräten mit CEVA-Technologie aus. Dazu gehörten eine Rekordzahl von 1,1 Milliarden Bluetooth-Geräten, 179 Millionen WLAN-Geräten, 170 Millionen Geräten für zellulare IoT-Anwendungen sowie 340 Millionen Smartphones mit CEVA-DSPs und KI-Beschleunigern. Das Portfolio von CEVA umfasst IP für drahtlose Konnektivität (Bluetooth, WLAN, UWB, 5G-Plattform-IP), skalierbare NPU-IP für Edge-KI (einschließlich NeuPro-Nano für strombeschränkte KIoT-Anwendungen im Consumer-Bereich) sowie Lösungen zur Sensorfusion. Seit 2003 wurden kumuliert mehr als 19 Milliarden intelligente Edge-Produkte mit der IP des Unternehmens betrieben. Dies spiegelt die kumulativ wachsende Lizenzgebührenbasis wider, auf der das Umsatzmodell beruht.
Nordamerikanische Region
Lattice Semiconductor (US) bietet FPGA-basierte und programmierbare IP-Plattformen, die primär auf stromsparende Edge-KI, industrielle Automatisierung und Automobilanwendungen ausgerichtet sind. Die FPGA-Plattformen Nexus und Avant von Lattice integrieren programmierbare Logik mit eingebetteten IP-Frameworks und ermöglichen eine hardwaregeschützte Inferenzbeschleunigung für industrielle Bildverarbeitung und Kommunikationsanwendungen in energieeffizienten Formfaktoren.
Rambus (US) ist auf IP für Hochgeschwindigkeits-Speicherschnittstellen und Sicherheits-IP für Rechenzentrums- und KI-Computing-Anwendungen spezialisiert. Die nach JEDEC-Standards entwickelten Speichercontroller- und PHY-IP-Lösungen von Rambus unterstützen HBM-, DDR5- und LPDDR5-Protokolle und positionieren das Unternehmen gemeinsam mit Synopsys und Cadence in der IP-Wertschöpfungskette für KI-Rechenzentren. Die Sicherheits-IP-Lösungen Root of Trust und CryptoManager adressieren Anforderungen an die Hardware-Authentifizierung in Cloud-Computing-Infrastrukturen und 5G-Basisstationen.
SiFive, Inc. (US) ist der führende Anbieter kommerzieller RISC-V-CPU-IP und bietet ein Portfolio von RISC-V-Prozessorkernen, darunter die Hochleistungsserien P550 und X280, die auf HPC-, Automobil- und Edge-KI-Anwendungen ausgerichtet sind. Die Kundenbasis von SiFive reicht von Hyperscalern, die kundenspezifische RISC-V-Rechenzentrumschips entwickeln – wobei architektonische Flexibilität und proprietäre Befehlssatzerweiterungen strategische Differenzierungsmerkmale darstellen – bis hin zu Automobil-OEMs, die Prozessor-IP ohne die architekturbedingten Lizenzbeschränkungen von Arm suchen. Die Bestrebungen von RISC-V International zur internationalen Standardisierung nach ISO/IEC stärken die Glaubwürdigkeit von RISC-V-basierter Prozessor-IP für Anwendungen in regulierten Branchen und erweitern dadurch direkt die adressierbaren Märkte von SiFive in der Automobil- und Luftfahrtindustrie.
Region Asien-Pazifik
VeriSilicon (China) ist Chinas größtes Unternehmen für die Lizenzierung von Halbleiter-IP und gemessen an den Lizenzerlösen einer der weltweit zehn führenden IP-Anbieter. Das Unternehmen verfügt über sechs Kategorien eigener Verarbeitungs-IP – GPU, NPU, VPU, DSP, ISP und Display-Verarbeitungs-IP – sowie über mehr als 1.700 analoge, Mixed-Signal- und HF-IP-Blöcke. Die GPU-IP von VeriSilicon wurde weltweit in mehr als 2 Milliarden Chips ausgeliefert; die NPU-IP kam in nahezu 200 Millionen KI-fähigen Chips zum Einsatz. Die drahtlose FD-SOI-IP-Plattform des Unternehmens auf GlobalFoundries 22FDX – mit BLE, NB-IoT, Cat.1/Cat.4, GNSS und 802.15.4g – hatte bis September 2025 insgesamt mehr als 300 IP-Lizenzen mit 45 Kunden abgeschlossen und 33 Designs in der Serienproduktion erreicht. Im Dezember 2025 erwarb VeriSilicon für rund 930 Millionen RMB 97,89 % an DotDisplay Semiconductor und erweiterte damit seine Kompetenzen im Bereich Display-IP und ASIC-Design, um den Markt für KI-PCs und Automobildisplays zu bedienen.
eMemory Technology Inc. (Taiwan) ist der weltweit führende Anbieter von IP für eingebettete nichtflüchtige Speicher. Mehr als 69 Millionen Wafer wurden bereits mit den IP-Lösungen NeoFuse OTP, NeoBit, NeoMTP, NeoEE, NeoROM, EcoBit und NeoPUF des Unternehmens ausgeliefert. Die Kundenbasis von eMemory erstreckt sich über Auftragsfertiger, IDMs und Fabless-Unternehmen in Taiwan, China, Korea, Japan, Nordamerika und Europa und spiegelt prozessqualifizierte IP-Einsätze im gesamten globalen Ökosystem der fortschrittlichen Halbleiterfertigung wider. Das Unternehmen fungiert über mehrere Generationen hinweg als De-facto-Standard für eingebettete NVM-IP bei den Prozessknoten von TSMC.
Faraday Technology Corporation (Taiwan) bietet ASIC-Design-Dienstleistungen und ein umfassendes Silizium-IP-Portfolio, darunter ARM-konforme CPU-IP, Speicher-Compiler und Schnittstellen-IP für LPDDR4/4X, DDR4, PCIe Gen4, USB 3.1, MIPI D-PHY und SerDes über mehrere TSMC-Prozessknoten hinweg. Das 40-nm-SONOS-eNVM von Faraday – positioniert als NOR-Flash-Alternative für langlebige industrielle und automobile MCU-Designs – bietet eine stabile Lieferkette und niedrigere NRE-Kosten im Vergleich zu eigenständigen Flash-Lösungen. Faraday bietet außerdem 3DIC-Packaging, die Designimplementierung von Neoverse CSS sowie Dienstleistungen zur Migration von FPGA zu ASIC an und positioniert sich damit als Full-Service-ASIC-Partner für Fabless-Unternehmen im asiatisch-pazifischen Raum.
Aktuelle Branchenentwicklungen
Wird ein bestimmter Abschnitt dieses Berichts benötigt?
Regionale Analysen, Analysen auf Länderebene, Unternehmensprofile oder andere Erkenntnisse auf Segmentebene können
entsprechend Ihrem Forschungsbedarf separat erworben werden.
Forschungsmethodik, Datenquellen und Validierungsprozess
Dieser Bericht basiert auf einem strukturierten Forschungsprozess, der auf direkten Branchengesprächen, proprietärer Modellierung und rigoroser Kreuzvalidierung aufbaut – und nicht nur auf Schreibtischrecherche.
Unser 6-stufiger Forschungsprozess
1. Forschungsdesign und Analystenüberwachung
Bei GMI basiert unsere Forschungsmethodik auf menschlicher Expertise, strenger Validierung und vollständiger Transparenz. Jeder Einblick, jede Trendanalyse und jede Prognose in unseren Berichten wird von erfahrenen Analysten entwickelt, die die Nuancen Ihres Marktes verstehen.
Unser Ansatz integriert umfangreiche Primärforschung durch direktes Engagement mit Branchenteilnehmern und Experten, ergänzt durch umfassende Sekundärforschung aus verifizierten globalen Quellen. Wir wenden quantifizierte Wirkungsanalysen an, um zuverlässige Prognosen zu liefern, während wir vollständige Rückverfolgbarkeit von den ursprünglichen Datenquellen bis zu den endgültigen Erkenntnissen aufrechterhalten.
2. Primärforschung
Die Primärforschung bildet das Rückgrat unserer Methodik und trägt nahezu 80% zu den Gesamterkenntnissen bei. Sie umfasst direktes Engagement mit Branchenteilnehmern, um Genauigkeit und Tiefe in der Analyse zu gewährleisten. Unser strukturiertes Interviewprogramm deckt regionale und globale Märkte ab, mit Beiträgen von Führungskräften, Direktoren und Fachexperten. Diese Interaktionen bieten strategische, operative und technische Perspektiven und ermöglichen umfassende Einblicke und zuverlässige Marktprognosen.
3. Data Mining und Marktanalyse
Data Mining ist ein wesentlicher Teil unseres Forschungsprozesses und trägt etwa 20% zur Gesamtmethodik bei. Es umfasst die Analyse der Marktstruktur, die Identifizierung von Branchentrends und die Bewertung makroökonomischer Faktoren durch Umsatzanteilsanalyse der wichtigsten Akteure. Relevante Daten werden aus kostenpflichtigen und kostenlosen Quellen gesammelt, um eine zuverlässige Datenbank aufzubauen. Diese Informationen werden dann integriert, um die Primärforschung und Marktdimensionierung zu unterstützen, mit Validierung durch wichtige Stakeholder wie Distributoren, Hersteller und Verbände.
4. Marktgrößenbestimmung
Unsere Marktgrößenbestimmung basiert auf einem Bottom-up-Ansatz, beginnend mit Unternehmenserlösdaten, die direkt durch Primärinterviews erhoben werden, ergänzt durch Produktionsvolumendaten von Herstellern und Installations- oder Einsatzstatistiken. Diese Eingaben werden über regionale Märkte hinweg zusammengefügt, um zu einer globalen Schätzung zu gelangen, die in der tatsächlichen Branchenaktivität verankert bleibt.
5. Prognosemodell und Schlüsselannahmen
Jede Prognose enthält eine explizite Dokumentation von:
✓ Wichtigste Wachstumstreiber und ihr angenommener Einfluss
✓ Hemmende Faktoren und Minderungsszenarien
✓ Regulatorische Annahmen und das Risiko von Politikwechseln
✓ Parameter der Technologieadoptionskurve
✓ Makroökonomische Annahmen (BIP-Wachstum, Inflation, Währung)
✓ Wettbewerbsdynamik und Erwartungen beim Markteintritt/-austritt
6. Validierung und Qualitätssicherung
In den letzten Phasen erfolgt eine manuelle Validierung durch Fachexperten, die gefilterte Daten überprüfen, um Nuancen und kontextuelle Fehler zu identifizieren, die automatisierte Systeme möglicherweise übersehen. Diese Expertenprüfung fügt eine kritische Ebene der Qualitätssicherung hinzu und stellt sicher, dass die Daten den Forschungszielen und domainenspezifischen Standards entsprechen.
Unser dreistufiger Validierungsprozess gewährleistet maximale Datenzuverlässigkeit:
✓ Statistische Validierung
✓ Expertenvalidierung
✓ Marktrealitätscheck
Vertrauen & Glaubwürdigkeit
Verifizierte Datenquellen
Fachpublikationen
Fachzeitschriften, Handelspublikationen und spezialisierte Medien
Branchendatenbanken
Eigenentwickelte und Drittanbieter-Marktdatenbanken
Regulatorische Einreichungen
Staatliche Beschaffungsunterlagen und Richtliniendokumente
Akademische Forschung
Universitätsstudien und Berichte spezialisierter Institutionen
Unternehmensberichte
Jahresberichte, Investorenpräsentationen und Einreichungen
Experteninterviews
C-Suite, Beschaffungsleiter und technische Spezialisten
GMI-Archiv
Über 13.000 veröffentlichte Studien in mehr als 20 Branchensegmenten
Handelsdaten
Import-/Exportvolumina, HS-Codes und Zollunterlagen
Untersuchte und bewertete Parameter
Jeder Datenpunkt in diesem Bericht wird durch Primärinterviews, echtes Bottom-up-Modelling und strenge Querprüfungen validiert. Mehr über unseren Forschungsprozess erfahren →