Mercado de propiedad intelectual para semiconductores Tamaño y Compartir 2026-2035

Tamaño del mercado de propiedad intelectual (IP) para semiconductores

El mercado mundial de IP para semiconductores está valorado en 9,800 millones de USD en 2025 y se prevé que alcance los 11,000 millones de USD en 2026 y se amplíe hasta los 38,000 millones de USD en 2035, con una tasa de crecimiento anual compuesta de aproximadamente el 14,75 % durante el período 2026–2035. Esta trayectoria supera ampliamente el crecimiento del conjunto de la industria de semiconductores y refleja la transición estructural en la metodología de diseño de chips: mientras que históricamente la reutilización de IP era una técnica para reducir costes, se ha convertido en una arquitectura de diseño fundamental, impulsada por la creciente complejidad de los SoC, la economía del diseño sin fábrica, la expansión de las cargas de trabajo de inteligencia artificial y computación de alto rendimiento (HPC), así como por los requisitos obligatorios de seguridad funcional de la electrónica para automoción.

La propiedad intelectual (IP) para semiconductores comprende bloques de circuitos funcionales prediseñados y previamente verificados —núcleos de procesador, controladores de interfaces, subsistemas de memoria, motores de seguridad, interfaces analógicas frontales y entornos de verificación— que los arquitectos de chips licencian a proveedores especializados para construir diseños de sistema en chip (SoC) sin reproducir desde cero los elementos fundamentales de ingeniería. El mercado se define por dos canales comerciales: los acuerdos de licencia, que proporcionan derechos iniciales para integrar bloques de IP específicos en diseños de chips, y los acuerdos de regalías, que generan pagos por unidad por cada chip que incorpora IP licenciada y se distribuye en los mercados finales.

El mercado de SoC alcanzó los 354,000 millones de USD en 2024, con un crecimiento interanual del 24 %, mientras que los SoC informáticos orientados a HPC se expandieron un 52 % al intensificarse la demanda de los centros de datos de inteligencia artificial; se espera que la IP de silicio crezca a una TCAC superior al 18 % hasta 2030, ya que la migración progresiva hacia geometrías de proceso más pequeñas eleva el número de bloques de IP por diseño y la complejidad de la verificación ^{[1]TechInsights, Narrative: SoC Markets Q4 2024. techinsights.com}. El canal de ingresos por regalías es estructuralmente mayor y crece más rápido que el de licencias, ya que los volúmenes acumulados de chips licenciados generan flujos de pagos por unidad que aumentan de forma compuesta con las ventas en los mercados finales, en lugar de depender exclusivamente de la formalización de nuevos acuerdos. Esta característica estructural —la escalabilidad de los ingresos por regalías con el volumen de chips, en lugar del número de acuerdos— aísla cada vez más los ingresos del mercado de IP de la ciclicidad de la demanda que afecta a los mercados tradicionales de equipos y materiales para semiconductores.

La arquitectura competitiva del mercado de IP para semiconductores está muy concentrada en el nivel de las carteras: Arm y Synopsys ocupan conjuntamente posiciones dominantes en las IP de procesadores e interfaces, respectivamente; sin embargo, el mercado está suficientemente especializado en subdominios —conectividad inalámbrica, memoria no volátil, tecnología analógica, IP fundacional, verificación y red en chip— como para mantener un ecosistema de múltiples proveedores. Las empresas de semiconductores estadounidenses representan aproximadamente la mitad de los ingresos mundiales del diseño de chips ^{[2]Semiconductor Industry Association, 2024 State of the U.S. Semiconductor Industry. semiconductors.org}, lo que consolida el papel de Norteamérica como principal centro de generación de IP y de acuerdos de licencia, mientras que la concentración de la fabricación y del diseño sin fábrica en Asia-Pacífico convierte a esta región en el mayor mercado regional de consumo de IP y en el de más rápido crecimiento.

Principales factores impulsores

Rápido aumento de la complejidad de los SoC en las aplicaciones de uso final

Los diseños modernos de sistemas en chip han evolucionado desde procesadores de función única hasta plataformas de computación heterogéneas que integran decenas de bloques de IP funcionalmente diferenciados para clústeres de procesadores, aceleradores de IA, interfaces de memoria, motores de seguridad y circuitos frontales analógicos, todo ello en una única matriz monolítica o en configuraciones de chiplets estrechamente acopladas. La transición hacia arquitecturas multidie, en las que los equipos de diseño ensamblan IP de varios proveedores en distintos nodos de proceso y con estándares de interfaz como UCIe, ha incrementado tanto el volumen como la especialización de la IP necesaria para cada programa de chips. El mercado de los SoC alcanzó los 354,000 millones de USD en 2024, con un crecimiento interanual del 24%, mientras que los SoC informáticos aceleraron su crecimiento un 52% gracias al despliegue de centros de datos de IA; se prevé que la IP de silicio crezca a una TCAC superior al 18% hasta 2030, a medida que la complejidad del diseño obliga a depender cada vez más de bloques de IP previamente verificados conforme se reducen las geometrías. Para los proveedores de IP, esto se traduce en una expansión del contenido de IP por SoC: más bloques por inicio de diseño, cada uno de ellos con una necesidad creciente de soporte para la integración entre distintas IP, lo que eleva los ingresos potenciales por programa de chips y aumenta el nivel de cualificación que protege a los operadores establecidos con ecosistemas integrales de integración.

Expansión de la electrónica del automóvil impulsada por la normativa de seguridad

La transición de la industria del automóvil hacia arquitecturas de vehículos definidas por software, sistemas avanzados de asistencia al conductor (ADAS) y electrificación ha convertido los automóviles en plataformas informáticas móviles que imponen requisitos de seguridad funcional de grado industrial a cada componente semiconductor. La norma ISO 26262, Parte 11, aborda específicamente el desarrollo de propiedad intelectual (IP) para semiconductores y exige que los proveedores de IP apliquen la ingeniería de seguridad funcional desde las primeras etapas de especificación, incluidos los planes de seguridad, el análisis FMEDA (análisis de modos de fallo, efectos y diagnóstico), el análisis de inyección de fallos permanentes y transitorios y la trazabilidad completa de la documentación, con el fin de producir IP preparada para ASIL-B o ASIL-D y compatible con la cualificación automovilística a nivel de SoC ^{[3]SemiEngineering, Achieving ISO 26262 Certification With ASIL-Ready IP, undated. semiengineering.com}. Estos requisitos crean una barrera de cualificación que restringe en la práctica a los diseñadores de SoC para automóviles a un subconjunto seleccionado de proveedores de IP capaces de suministrar paquetes completos de seguridad junto con entregables RTL funcionales. Arm informó de que su cuota del mercado automovilístico por valor de chip aumentó del 36 % en el ejercicio fiscal 2022 al 41 % en el ejercicio fiscal 2024, mientras que el valor del mercado direccionable de chips para automóviles pasó de 15,000 millones de USD a 22,000 millones de USD durante el mismo período; en el cuarto trimestre del ejercicio fiscal 2025, Arm formalizó su primer contrato de licencia de Automotive Compute Subsystem (CSS) con un fabricante mundial líder de vehículos eléctricos que desarrolla su primer chip automovilístico personalizado de gran escala, con un total de 13 licenciatarios de CSS. AEC-Q100 Los requisitos de cualificación de temperatura y fiabilidad, aplicables a los grados de IP del 0 al 2, agravan el plazo y la inversión necesarios, garantizando que la oferta cualificada de IP para automóviles quede estructuralmente rezagada respecto a una base de demanda en rápido crecimiento.

Aumento de las cargas de trabajo de IA, centros de datos y HPC

La formación y la inferencia de IA generativa a hiperescala han creado una demanda estructuralmente elevada y sostenida de bloques de IP capaces de ofrecer un ancho de banda de memoria extremo, interconexión de E/S de alta velocidad y procesamiento energéticamente eficiente. Se prevé que la IA contribuya con más de 15,000 millones de USD a la economía mundial de aquí a 2030, mientras que la inversión en centros de datos por parte de hiperescalares y proveedores de servicios en la nube se traduce directamente en una mayor demanda de licencias de IP para semiconductores. Los ingresos totales de Arm en el ejercicio fiscal 2025, finalizado el 31 de marzo de 2025, alcanzaron los 4,007 millones de USD, y los ingresos anuales por regalías superaron por primera vez los 2,000 millones de USD; en el cuarto trimestre del ejercicio fiscal 2025, Arm registró unos ingresos trimestrales de 1,241 millones de USD, un 34 % más interanual, con unos ingresos por regalías de 607 millones de USD, un 18 % más, impulsados por la adopción de Armv9 en chips para centros de datos y por el aumento de los paquetes Compute Subsystem basados en Arm ^{[4]Arm Holdings plc, Arm Holdings plc Reports Results for the Fourth Quarter and Fiscal Year Ended 2025. newsroom.arm.com}. Arm estima que cerca del 50 % de los nuevos chips para servidores enviados a los principales hiperescalares en 2025 estarán basados en Arm, lo que supone un aumento de su cuota del mercado de la nube, del 9 % en el ejercicio fiscal 2022 al 15 % en el ejercicio fiscal 2024. La IP de procesadores y la IP de interfaces, los dos mayores segmentos por tipo de IP, son los principales beneficiarios directos de esta transición de las cargas de trabajo, ya que captan la demanda de programas de aceleradores de IA, silicio personalizado para la nube y requisitos de IP de interconexión HBM/PCIe Gen6/UCIe.

Crecimiento de los modelos de negocio de semiconductores sin fábrica

El modelo sin fábrica, basado en diseñar chips sin poseer instalaciones de fabricación, depende estructuralmente de la IP de terceros para proporcionar bloques de diseño validados que los equipos sin fábrica no pueden desarrollar internamente con la eficiencia de los proveedores especializados de IP.

Estados Unidos alberga por sí solo más de 2,500 empresas de semiconductores sin fábrica (fabless), lo que representa la base de demanda de licencias de propiedad intelectual (IP) más concentrada del mundo, mientras que el ecosistema fabless de China se ha expandido considerablemente gracias a la política nacional de inversión en semiconductores. La alineación estructural entre las empresas emergentes de chips de IA y el mercado de licencias de IP es especialmente acusada: los aceleradores de IA personalizados para implementaciones en la nube, el sector automovilístico y el edge requieren carteras de IP optimizadas para las fundiciones y validadas en nodos de 3 nm e inferiores, con IP PHY, de seguridad y fundamental certificada para el proceso que solo los proveedores consolidados pueden suministrar con un soporte de diseño suficiente. A medida que las empresas de sistemas y los fabricantes de equipos originales (OEM) desarrollan cada vez más chips personalizados internamente —ampliando de hecho el número de iniciativas de diseño fabless—, la demanda de plataformas de IP bajo licencia crece proporcionalmente, especialmente en conectividad, detección e inferencia de IA, donde la experiencia en diseño es escasa.

Presión sobre el plazo de comercialización y aumento de los costes de desarrollo

Los costes de desarrollo de chips en nodos avanzados han alcanzado una escala que convierte la reutilización de IP en una necesidad económica. Un SoC completamente personalizado en 3 nm requiere entre 12 y 24 meses de desarrollo interno de IP por cada bloque funcional principal, desde la fase conceptual hasta la obtención de silicio verificado; una solución equivalente bajo licencia y probada en silicio permite reducir el calendario de integración a semanas y elimina el riesgo de retrasos asociado a un fallo del silicio en la primera iteración. El segmento Design IP de Synopsys generó 1,906 millones de USD en el ejercicio fiscal 2024, frente a 1,543 millones de USD en el ejercicio fiscal 2023, en gran medida gracias a que permitió a sus clientes acceder a IP de interfaces, seguridad y procesadores integrados previamente verificada, lo que acorta los ciclos de diseño en los nodos avanzados de TSMC y Samsung. La presión competitiva en los mercados de electrónica de consumo y computación de IA —donde las ventajas de ser los primeros en llegar al mercado se traducen en contratos con clientes y posiciones de regalías a largo plazo— amplifica la prima asociada a la IP con una cualificación integral para fundiciones, lo que proporciona a los proveedores con carteras probadas en silicio y adaptadas al proceso un poder de fijación de precios estructural que se mantiene durante todo el horizonte de previsión.

Principales restricciones

Alta complejidad de integración y verificación de los bloques de IP

A medida que los diseños de SoC incorporan bloques de IP cada vez más heterogéneos de múltiples proveedores externos, junto con elementos de diseño internos, la carga de verificación necesaria para garantizar un comportamiento correcto a nivel de sistema ha llegado a representar el principal coste de ingeniería por cada inicio de diseño. Por lo general, los proveedores verifican los bloques de IP individuales en entornos de prueba genéricos que no reproducen las interacciones sensibles al contexto —suministro eléctrico, cruces de dominios de reloj, gestión de interrupciones y estímulos activados por software— que solo se manifiestan cuando la IP se integra en un sistema SoC completo. Las arquitecturas basadas en chiplets agravan este problema al distribuir la responsabilidad de la verificación entre equipos que trabajan con distintos PDK de fundición, diferentes configuraciones de herramientas EDA y distintas especificaciones de interfaces entre matrices, lo que genera modos de fallo a nivel de sistema que la verificación a nivel de IP no puede anticipar.

Para los proveedores de IP, la complejidad de integración genera fricciones en el ciclo de ventas de licencias: los clientes requieren servicios de personalización, archivos de configuración preparados para silicio, directrices de P&R específicas de la fundición, modelos de señales mixtas con precisión SPICE y bancos de pruebas de verificación UVM, además de la entrega de RTL funcional, lo que eleva las obligaciones de servicio posteriores a la concesión de la licencia y reduce los márgenes brutos. Estas dinámicas limitan la penetración en el mercado de los productos de IP técnicamente capaces, pero insuficientemente respaldados, ralentizan las tasas de adopción y, en la práctica, reducen el ámbito competitivo a los proveedores con ecosistemas integrales de integración.

Flexibilidad de personalización limitada y riesgos de dependencia del proveedor

El modelo de concesión de licencias de IP limita inherentemente a los arquitectos de chips a las especificaciones funcionales y de interfaz definidas por los proveedores de IP, restringiendo el grado de diferenciación a nivel de silicio disponible mediante la integración de IP licenciada. Las arquitecturas de CPU propietarias —en particular, el conjunto de instrucciones de Arm— imponen restricciones de alineación que limitan las extensiones del conjunto de instrucciones y las modificaciones personalizadas de la canalización sin infringir las condiciones de la licencia, lo que crea dependencias comerciales difíciles de eliminar una vez que un programa de chips se ha diseñado en torno a una plataforma de IP específica. Esta dependencia adquiere relevancia comercial y geopolítica cuando las operaciones del licenciatario, los controles de exportación o los requisitos de seguridad entran en conflicto con las políticas del proveedor o con las restricciones geográficas. La aparición de RISC-V como arquitectura de conjunto de instrucciones de estándar abierto aborda directamente este riesgo estructural: RISC-V International obtuvo en 2025 la condición de «ISO/IEC JTC 1 PAS Submitter», lo que convierte a RISC-V en la primera ISA de la historia que aspira a una normalización internacional formal; este hito refuerza la credibilidad de RISC-V en las industrias reguladas, permite declaraciones de interoperabilidad y genera un impulso institucional para la adopción obligatoria por parte de los Gobiernos. Para los programas nacionales de semiconductores de Europa, Japón, India y China que persiguen la soberanía tecnológica, el riesgo de dependencia del proveedor no es meramente comercial, sino también estratégico, lo que impulsa inversiones orientadas por políticas públicas en IP de arquitectura abierta que pueden redirigir parte de la demanda de licencias de los proveedores propietarios consolidados hacia implementaciones de estándar abierto con licencia comercial.

Análisis del segmento del mercado de propiedad intelectual (IP) para semiconductores

Por fuente de IP

El mercado mundial de IP para semiconductores está dividido comercialmente entre los ingresos por licencias y los ingresos por regalías, y el segmento de regalías representa tanto el canal estructuralmente más grande como el de crecimiento más rápido. Los ingresos por regalías, valorados en 5,660 millones de USD en 2025 y con una previsión de alcanzar 23,230 millones de USD en 2035 (TCAC aproximada del 15,3%), se acumulan mediante pagos por unidad correspondientes a cada chip que incorpora IP con licencia y se comercializa en los mercados finales; este mecanismo transforma cada acuerdo de licencia en un flujo de ingresos plurianual que aumenta en función del éxito comercial del programa de chips del licenciatario. Los ingresos por licencias, valorados en 4,080 millones de USD en 2025 y con una previsión de alcanzar 14,730 millones de USD en 2035 (TCAC aproximada del 13,9%), representan el embudo de diseño inicial: tarifas anticipadas o estructuradas a varios años que conceden derechos para integrar bloques de IP específicos en diseños de chips definidos.

Los ingresos por regalías de Arm superaron por primera vez los 2,000 millones de USD en el ejercicio fiscal 2025, impulsados por la adopción de la arquitectura Armv9, que aplica una tasa de regalía por chip superior a la de las generaciones anteriores, en teléfonos inteligentes, computación en la nube y nuevos programas de automoción. Este mecanismo de incremento de la tasa de regalía, mediante el cual la evolución arquitectónica se traduce directamente en una mejora de la economía por unidad sin requerir un aumento proporcional del volumen de acuerdos, ilustra el apalancamiento inherente al modelo de regalías y explica la tasa de crecimiento superior del segmento frente al mercado general. Los ingresos por licencias están creciendo gracias a acuerdos integrales de colaboración tecnológica: el programa Total Access de Arm contaba con 44 licenciatarios activos en el ejercicio fiscal 2025, frente a 31 un año antes, y Flexible Access alcanzó los 314 licenciatarios. Estos programas agrupan el acceso a IP, la habilitación del diseño, las herramientas de desarrollo y los ecosistemas de software en flujos de ingresos plurianuales comprometidos, en lugar de aplicar tarifas transaccionales únicas. Estos acuerdos de acceso profundizan la integración de los licenciatarios con las plataformas de los proveedores y generan elevados costes de cambio, lo que refuerza la solidez de los flujos de regalías durante el período de previsión.

Por tipo de IP

IP de procesadores (2,738.2 millones de USD en 2025; 12,909.5 millones de USD en 2035; TCAC aproximada del 17,0%) es el tipo de IP dominante y de crecimiento más rápido. La arquitectura de Arm sustenta la mayoría de los teléfonos inteligentes, los dispositivos del IoT, los SoC para automoción y una proporción cada vez mayor de los chips para servidores en la nube. Arm estima que cerca del 50% de los nuevos chips para servidores enviados a los principales proveedores de servicios en la nube a hiperescala en 2025 estarán basados en Arm, lo que representa un aumento de la cuota de mercado del 9% en el ejercicio fiscal 2022 al 15% en el ejercicio fiscal 2024 entre dichos proveedores. La mayor tasa de regalía por chip de la arquitectura Armv9 y su creciente implementación en aplicaciones de centros de datos, automoción e inteligencia artificial en el perímetro constituyen el principal vector de aceleración de los ingresos por regalías dentro de este segmento. Al mismo tiempo, el ecosistema comercial de RISC-V, sustentado por la IP de procesadores de alto rendimiento de SiFive y acelerado por la condición de RISC-V International como remitente de propuestas PAS de ISO/IEC JTC 1, está ampliando el mercado direccionable de IP de procesadores al convertir a licenciatarios propietarios anteriormente cautivos en clientes comerciales de IP de RISC-V que buscan flexibilidad arquitectónica sin desarrollar íntegramente sus procesadores internamente.

IP de interfaces(1,987,7 millones de USD en 2025; 7,176,2 millones de USD en 2035; TCAC de aproximadamente el 13,9 %) ha sido el principal beneficiario de la demanda de HPC e IA, ya que los programas de silicio personalizado para el entrenamiento y la inferencia de IA requieren interfaces de memoria de ancho de banda ultraalto (HBM3, LPDDR5X), interconexiones aceleradas die a die (UCIe, XSR) e interfaces de alta velocidad para el host (PCIe Gen5, Gen6). El cambio estructural en la combinación de ingresos de TSMC —con las plataformas de HPC representando el 58 % de los ingresos de TSMC en 2025— sigue directamente la trayectoria de crecimiento de la propiedad intelectual de interfaces, ya que cada diseño de chip de IA basado en nodos avanzados requiere múltiples bloques de IP de capa física (PHY) y de controladores de Synopsys, Cadence, Alphawave y Rambus. Los proveedores de IP de interfaces con implementaciones PHY probadas en silicio y optimizadas para fundiciones en nodos de vanguardia tienen un poder de fijación de precios considerable, dadas las barreras de certificación y el impacto directo de la calidad de la PHY en las especificaciones de los chips de IA.

IP de memoria (1,727,4 millones de USD en 2025; 6,454,7 millones de USD en 2035; TCAC de aproximadamente el 14,3 %) comprende memoria no volátil integrada (eNVM), compiladores de SRAM, IP de controladores HBM y lógica de gestión de caché en el chip. La IP de memoria NVM integrada es especialmente importante para las MCU de automoción, los dispositivos de seguridad del Internet de las cosas (IoT) y los chips de inferencia de IA en el borde que requieren almacenamiento seguro de claves, firmware en el chip y atestación de hardware sin depender de memoria flash externa; estas necesidades aumentan con la proliferación de dispositivos conectados de automoción e industriales que requieren una gestión de la seguridad durante todo su ciclo de vida. La empresa taiwanesa eMemory Technology es el líder mundial reconocido en IP de NVM integrada, con más de 69 millones de obleas enviadas que incorporan sus soluciones NeoFuse OTP, NeoBit, NeoMTP y NeoPUF para clientes de fundiciones, IDM y empresas fabless en Taiwán, China, Corea, Japón, Norteamérica y Europa ^{[5]eMemory Technology Inc., Q2 2025 Investor Conference Presentation Material. ememory.com.tw}.

IP de seguridad (1,003,4 millones de USD en 2025; 3,303,3 millones de USD en 2035; TCAC de aproximadamente el 12,8 %) comprende aceleradores criptográficos, generadores de números aleatorios verdaderos (TRNG), funciones físicamente no clonables (PUF), gestión segura de claves y arquitecturas de raíz de confianza. Los requisitos de cumplimiento de ASIL-D para automoción exigen mecanismos de seguridad a nivel de hardware en la IP antes de que pueda procederse a la cualificación del SoC, mientras que los requisitos de computación confidencial en centros de datos y de atestación de dispositivos IoT han elevado la IP de seguridad de una opción a un elemento obligatorio del diseño en una proporción cada vez mayor de los programas de SoC. La IP de seguridad basada en PUF, que genera claves criptográficas únicas para cada dispositivo a partir de las variaciones inherentes del proceso de fabricación sin almacenamiento externo, está adquiriendo especial relevancia en aplicaciones de automoción y chips de IA que requieren una identidad de dispositivo resistente a la manipulación.

Por tipo de núcleo de IP

IP blanda (6,293,7 millones de USD en 2025; 26,740,2 millones de USD en 2035; TCAC de aproximadamente el 15,8 %) representa el tipo de núcleo de IP dominante y de crecimiento más rápido. Al distribuirse como código sintetizable de nivel de transferencia de registros (RTL) o como descripciones funcionales independientes de la tecnología, la IP blanda puede orientarse a cualquier tecnología de proceso, lo que la hace inherentemente portátil entre nodos de fundición y compatible con modelos de negocio fabless que suelen recurrir a múltiples fuentes de servicios de fundición o migrar entre generaciones de procesos. La IP basada en RTL ofrece el mayor grado de flexibilidad de diseño, ya que permite a los licenciatarios optimizar la temporización, la potencia y el área (PPA) para aplicaciones específicas durante la síntesis, mientras que los núcleos parametrizados independientes de la tecnología permiten configuraciones adaptadas a los requisitos de frecuencia de reloj, ancho de bus y conectividad de periféricos. En las arquitecturas de chiplets, la capacidad de instanciar el mismo bloque funcional sintetizable en múltiples matrices con distintos objetivos de nodo de proceso —una matriz de cálculo a 3 nm y una matriz de E/S a 6 nm— convierte la IP blanda en el formato preferido desde el punto de vista estructural para programas complejos de múltiples matrices, lo que contribuye directamente a la TCAC superior del segmento en comparación con el mercado general.

IP dura(3,460,8 millones de USD en 2025; 11,228,9 millones de USD en 2035; TCAC de aproximadamente el 12,7 %) comprende bloques de IP de silicio listos para el diseño físico, específicos del proceso y previamente verificados, entregados como diseños GDSII totalmente personalizados vinculados a un nodo de proceso específico de una fundición. El principal valor de la IP hard es el rendimiento garantizado y verificado en silicio: una PHY hard para PCIe Gen5 o HBM3 ofrece una caracterización precisa de la velocidad, el consumo energético y el área en el conjunto de máscaras, eliminando la incertidumbre crítica de temporización de los bloques de interfaz de mayor riesgo del programa del chip. La IP hard de grado automotriz —memoria flash integrada conforme con ASIL-B y ASIL-D, front-ends analógicos de grado automotriz y PHY específicas del proceso con documentación del paquete de seguridad ISO 26262— alcanza precios superiores, dada la inversión necesaria en cualificación. La menor TCAC de la IP hard refleja su especificidad respecto al proceso: cada migración a un nuevo nodo requiere nuevas inversiones en caracterización y recualificación, lo que ralentiza la tasa de expansión de la cartera en comparación con los formatos de IP soft portables entre procesos.

Por usuario final

Electrónica de consumo (3,466,0 millones de USD en 2025; 14,010,6 millones de USD en 2035; TCAC de aproximadamente el 15,2 %) es el mayor segmento de usuarios finales. Los teléfonos inteligentes, las tabletas, los televisores inteligentes, los dispositivos ponibles, las consolas de videojuegos y los dispositivos de informática personal mejorados con IA representan la base de licencias de IP de mayor volumen y el flujo de ingresos por regalías más consolidado para los proveedores de IP. La transición hacia dispositivos de consumo mejorados con IA —con IA generativa en el dispositivo, unidades de procesamiento neuronal y conectividad inalámbrica multis estándar (Wi-Fi 7, Bluetooth 5.4, UWB)— ha elevado el contenido de IP por dispositivo e impulsa el crecimiento de las regalías incluso en categorías de dispositivos con perfiles maduros de envíos por unidades. CEVA comunicó el envío récord de 2,000 millones de dispositivos inteligentes de computación periférica impulsados por CEVA en 2024, incluidos un récord de 1,100 millones de dispositivos Bluetooth, 179 millones de dispositivos Wi-Fi, 170 millones de dispositivos IoT celulares y 340 millones de teléfonos inteligentes impulsados por DSP de CEVA, aceleradores de IA e IP de fusión de sensores ^{[6]CEVA, Inc., SEC Exhibit - Fourth Quarter and Full Year 2024 Financial Results. sec.gov}, lo que ilustra la velocidad de generación de regalías que puede lograrse mediante la conectividad inalámbrica y la IP de IA en el segmento de consumo.

Automoción (2,551,7 millones de USD en 2025; 11,124,9 millones de USD en 2035; TCAC de aproximadamente el 16,1 %) es el segmento de usuarios finales de crecimiento más rápido. Tres vectores simultáneos de transformación estructural —la electrificación, que requiere IP de gestión de potencia, sistemas de gestión de baterías (BMS) y control de motores; los sistemas avanzados de asistencia al conductor (ADAS) y la conducción autónoma, que requieren IP de procesadores, monitores de seguridad, interfaces de sensores y visión artificial conformes con ASIL-D de la norma ISO 26262; y las arquitecturas de vehículos definidos por software, que requieren clústeres de CPU de alto rendimiento de clase Arm e interfaces de memoria de gran ancho de banda para las actualizaciones inalámbricas y la consolidación del infoentretenimiento del vehículo—. La contribución de la automoción a las regalías de Arm representó el 8 % de los ingresos totales por regalías en el ejercicio fiscal de 2024, mientras que el mercado de chips direccionable para automoción creció de 15,000 millones de USD a 22,000 millones de USD entre los ejercicios fiscales de 2022 y 2024. La primera licencia Automotive CSS, firmada en el cuarto trimestre del ejercicio fiscal de 2025 con un fabricante líder de vehículos eléctricos, señala la transición de los programas de SoC para automoción hacia paquetes de subsistemas de IP preintegrados y validados conforme a ASIL, como abstracción de diseño preferida para los controladores de dominio de computación de los vehículos.

Telecomunicaciones y centros de datos (1,337,0 millones de USD en 2025; 4,936,0 millones de USD en 2035; TCAC de aproximadamente el 14,1 %) comprende la IP licenciada para conjuntos de chips RAN 5G, procesadores de red, NIC inteligentes y aceleradores de IA personalizados desplegados en centros de datos de hiperescala. La plataforma de CPU Neoverse de Arm sustenta el silicio personalizado para la nube en AWS (Graviton), Google (Axion) y Microsoft (Cobalt); Axion de Google está disponible en 10 regiones y es utilizado por aproximadamente 40 de los 100 principales clientes de Google. La IP DSP de banda base de 5G-Advanced y la IP PCIe y SerDes de Alphawave satisfacen necesidades complementarias de IP de infraestructura dentro de este segmento.

Industrial e IoT(810,3 millones de USD en 2025; 2,809,7 millones de USD en 2035; TCAC de aproximadamente 13,4 %) abarca aplicaciones de automatización industrial, medición inteligente, mantenimiento predictivo y monitorización de activos conectados que requieren IP de procesadores de nivel MCU, IP analógica de consumo ultrabajo e IP de conectividad inalámbrica de corto alcance. La IP para nodos maduros (28 nm, 40 nm), optimizada para presupuestos de potencia y sensibilidad a los costes, representa la mayor parte de la demanda de este segmento. La plataforma de IP inalámbrica FD-SOI de VeriSilicon sobre GlobalFoundries 22FDX presta servicio a aplicaciones de IoT, incluidas las de conectividad BLE, NB-IoT y 802.15.4g, con más de 300 licencias de IP ejecutadas en total.

Análisis regional del mercado de propiedad intelectual (IP) de semiconductores

América del Norte América del Norte (3,230,2 millones de USD en 2025; 13,001,4 millones de USD en 2035; TCAC de aproximadamente 15,1 %) funciona como el centro mundial de generación de IP y negociación de acuerdos de licencia. En el corredor de Silicon Valley se encuentran las sedes norteamericanas de Arm, Synopsys, Cadence, CEVA, SiFive, Rambus, Lattice Semiconductor, Achronix y Analog Bits. Las empresas estadounidenses de semiconductores representan aproximadamente la mitad de los ingresos mundiales del diseño de chips, y Estados Unidos alberga más de 2.500 empresas de semiconductores sin fábrica propia, la base de demanda de licencias de IP más concentrada del mundo. La Ley CHIPS y Ciencia está ampliando la cartera nacional de diseño mediante la financiación de nueva capacidad de fabricación de semiconductores en TSMC Arizona, Intel Foundry Services y Samsung Austin, cada una de las cuales requiere ecosistemas de IP adaptados a sus respectivos nodos de proceso. El concentrado ecosistema de silicio personalizado de los proveedores de servicios en la nube a hiperescala —Google Axion, AWS Graviton, Microsoft Cobalt y MTIA de Meta— genera acuerdos de licencia estructuralmente duraderos y de gran valor para los proveedores de IP de procesadores e interfaces con capacidad de cualificación en nodos avanzados.

Estados Unidosgenera la cuota dominante de la demanda de IP de Norteamérica, impulsada por programas personalizados de aceleradores de IA que requieren IP de CPU Arm Neoverse, IP de interfaz PCIe Gen6 y HBM, e IP de raíz de confianza de seguridad en nodos de 3 nm e inferiores. Las más de 2,500 empresas sin fábrica que operan en el país representan tanto el principal grupo de demanda de licencias de IP como el origen de los flujos de regalías de buena parte de la industria mundial de IP de semiconductores.

Canadá contribuye mediante la comercialización de actividades de investigación en IA en Toronto, Montréal y Vancouver, mientras que las filiales de centros de diseño de proveedores globales de IP y EDA actúan como centros regionales de licencias de IP y apoyo al diseño.

Europa Europa (2,150 millones de USD y 400 mil USD en 2025; 7,257 millones de USD y 500 mil USD en 2035; TCAC aproximada del 13,1 %) ocupa una doble posición: como consumidor importante de IP, a través de su ecosistema de fabricantes de equipos originales (OEM) de automoción y proveedores de nivel 1, entre ellos Bosch, Continental, Infineon, NXP y STMicroelectronics; y como originador relevante de IP, a través de Arm (Cambridge, Reino Unido), Alphawave Semi (Londres, Reino Unido), Imagination Technologies (Reino Unido), Dolphin Design (Francia) y Frontgrade Gaisler (Suecia). La Ley Europea de Chips tiene como objetivo duplicar la capacidad europea de producción de semiconductores para 2030, lo que crea un impulso estructural de política pública para la inversión en IP cualificada para procesos dentro de los ecosistemas europeos de fundición. Los requisitos de cumplimiento de la norma ISO 26262 ASIL, profundamente integrados en las normas de adquisición de los fabricantes europeos de equipos originales de automoción, generan relaciones de abastecimiento de IP estructuralmente duraderas que resisten la sustitución oportunista por alternativas no certificadas.

Alemania lidera la demanda europea de IP gracias a su concentración de programas de semiconductores para automoción. BMW, Volkswagen y Mercedes-Benz están invirtiendo en el desarrollo interno de chips para automoción destinados a los dominios de computación de los vehículos, y cada empresa requiere IP con certificación ASIL en las categorías de procesadores, memoria, interfaces y monitores de seguridad, suministradas por proveedores cualificados.

Asia-Pacífico Asia-Pacífico (3,585 millones de USD y 100 mil USD en 2025; 15,468 millones de USD y 300 mil USD en 2035; TCAC aproximada del 15,9 %) es la región más grande y de crecimiento más rápido, debido a la concentración de la fabricación mundial de semiconductores —TSMC, Samsung y SMIC—, la actividad de diseño sin fábrica y el volumen de fabricantes de equipos originales de electrónica de consumo en un ecosistema geográficamente delimitado. Se prevé que la IP de silicio crezca a una TCAC superior al 18 % hasta 2030, a medida que los diseños migren a geometrías más pequeñas, donde aumentan el número de bloques de IP y la complejidad de verificación por programa.

China es el mayor mercado nacional individual para la concesión de licencias de IP de semiconductores por volumen, respaldado por una de las mayores concentraciones mundiales de empresas sin fábrica —los datos de clientes de eMemory correspondientes al segundo trimestre de 2025 reflejan 1,361 empresas sin fábrica únicamente en China— y por políticas gubernamentales que impulsan la inversión en capacidades nacionales de semiconductores. VeriSilicon posee la mayor cuota del mercado de licencias de IP de semiconductores en China continental, con una cartera de IP de GPU que se ha incorporado a más de 2,000 millones de chips en todo el mundo y una IP de NPU implementada en casi 200 millones de chips habilitados para IA ^{[7]VeriSilicon Microelectronics (Shanghai) Co., Ltd., About VeriSilicon. verisilicon.com}. Las medidas de control de las exportaciones de software de EDA y de IP de vanguardia están acelerando la inversión nacional china en IP de procesadores RISC-V, IP analógica de señal mixta e IP de NVM integrada, lo que está creando una dinámica competitiva bifurcada entre los ecosistemas de IP con licencia internacional y los desarrollados a escala nacional.

Taiwán alberga a TSMC, la principal fundición pura del mundo, que sustenta la actividad global de calificación de procesos de propiedad intelectual (IP) para semiconductores, junto con eMemory Technology (líder en IP de NVM integrada), Faraday Technology (servicios de diseño de ASIC e IP de interfaces, memoria y procesadores), así como un denso ecosistema de empresas de diseño sin fábrica y desarrolladores de SoC que consumen IP. La relación de codesarrollo entre Taiwán, TSMC y los proveedores de IP representa el ecosistema de diseño, fabricación e IP más estrechamente integrado del mundo, ya que los proveedores de IP califican sus carteras en los nodos de proceso de TSMC simultáneamente con el lanzamiento del PDK de la fundición.

América Latina (452,0 millones de USD en 2025; 1,482,3 millones de USD en 2035; TCAC de aproximadamente 12,8%) ocupa el cuarto puesto por regiones, con Brasil a la cabeza de la demanda regional de IP gracias a la fabricación de equipos de telecomunicaciones y al desarrollo de infraestructuras. El sector mexicano de fabricación de productos electrónicos, impulsado por la relocalización de actividades, genera demanda de IP para controladores integrados y conectividad en aplicaciones de consumo e industriales. Argentina contribuye mediante su talento en ingeniería de diseño de semiconductores, al albergar filiales de centros de diseño de empresas globales de semiconductores. El crecimiento regional está limitado por la ausencia de capacidad nacional de fundición, lo que hace que toda la demanda de IP esté impulsada por los ingresos derivados de licencias y regalías, sin una escala de fabricación local que sustente la acumulación de la demanda.

Oriente Medio y África (MEA) (336,8 millones de USD en 2025; 759,6 millones de USD en 2035; TCAC de aproximadamente 8,4%) es la región más pequeña y de crecimiento más lento, lo que refleja un ecosistema nacional de semiconductores en una fase inicial. El programa Visión 2030 de Arabia Saudí y la Estrategia Nacional de Semiconductores de los EAU están estableciendo marcos institucionales para desarrollar capacidades nacionales de diseño de chips. Arm firmó una asociación plurianual de inteligencia artificial con el Gobierno de Malasia en el ejercicio fiscal 2025 para desplegar las tecnologías Arm CSS y Flexible Access, un modelo que los Gobiernos de MEA están estudiando activamente como referencia para desarrollar una capacidad soberana de computación para inteligencia artificial basada en plataformas de IP con certificación internacional. Sudáfrica contribuye principalmente mediante la demanda de IP para equipos de telecomunicaciones y productos electrónicos de consumo.

Cuota de mercado y panorama competitivo del mercado de propiedad intelectual (IP) para semiconductores

El mercado de propiedad intelectual (PI) de semiconductores presenta una estructura competitiva escalonada: un nivel de liderazgo concentrado, formado por proveedores de PI con carteras amplias que controlan la mayor parte de los ingresos por licencias y regalías; una capa de especialistas de dominio con una profunda experiencia vertical en categorías de PI definidas; y un grupo emergente de RISC-V y estándares abiertos que está transformando la dinámica de la oferta de PI para procesadores.

Principales actores mundiales

Arm Limited (UK) es el proveedor de PI de semiconductores con mayor relevancia comercial del mundo y proporciona la arquitectura de procesadores en la que se basa la mayoría de los teléfonos inteligentes, dispositivos del IoT, SoC para automoción y una proporción cada vez mayor de chips para servidores en la nube y de IA en el borde. En el ejercicio fiscal 2025 (año finalizado el 31 de marzo de 2025), los ingresos totales de Arm alcanzaron los 4,007 millones de USD, un 20,6% más interanual, mientras que los ingresos anuales por regalías superaron los 2,000 millones de USD; ambos fueron récords para la empresa. El cuarto trimestre del ejercicio fiscal 2025 estableció nuevos récords: ingresos trimestrales totales de 1,241 millones de USD, un 34% más interanual; ingresos por regalías de 607 millones de USD, un 18% más; e ingresos por licencias y otros conceptos de 634 millones de USD, un 53% más. Estos resultados estuvieron impulsados por la adopción de Armv9 en chips para centros de datos y teléfonos inteligentes, así como por el aumento de las licencias de Arm CSS. El número de licenciatarios de Total Access aumentó a 44, frente a 31 un año antes, y el de licenciatarios de Flexible Access alcanzó los 314. La posición de Arm en el sector de la automoción se está ampliando estructuralmente: en el cuarto trimestre del ejercicio fiscal 2025 firmó su primera licencia Automotive CSS con un fabricante mundial líder de vehículos eléctricos, mientras que su cuota del mercado de automoción por valor de chip creció del 36% al 41% entre los ejercicios fiscales 2022 y 2024 ^{[8]Arm Holdings plc, Q4 FYE25 Investor Presentation. investors.arm.com}. Arm estima que cerca del 50% de los nuevos chips para servidores enviados a los principales hiperescaladores en 2025 estarán basados en Arm, lo que refleja un aumento de su cuota del procesamiento en la nube desde el 9% registrado en el ejercicio fiscal 2022.

Synopsys, Inc. (US) opera como el mayor proveedor mundial de EDA y PI por ingresos, y su segmento de PI de diseño generó 1,906 millones de USD en el ejercicio fiscal 2024 (año fiscal finalizado el 31 de octubre de 2024), frente a los 1,543 millones de USD del ejercicio fiscal 2023. La cartera de PI de Synopsys abarca PI de interfaces (PCIe, USB, DDR, MIPI, UCIe), procesadores integrados (ARC), PI de seguridad y PI básica, siendo la PI de interfaces el principal motor de crecimiento en el contexto de la computación de alto rendimiento y los centros de datos de IA. El ecosistema de PI DesignWare de Synopsys proporciona PI previamente verificada y probada en silicio, junto con bancos de pruebas de verificación UVM, documentación de metodologías de referencia y configuraciones de PDK de fundiciones, lo que permite a los licenciatarios acortar los ciclos de diseño en los nodos de vanguardia de TSMC, Samsung y GlobalFoundries. Los ingresos totales de Synopsys alcanzaron los 7,054 millones de USD en el ejercicio fiscal 2025, como resultado de la adquisición completada de Ansys y de la expansión estratégica de la empresa hacia la simulación multifísica, además de sus actividades principales de EDA y PI.

Cadence Design Systems, Inc. (US) es el segundo mayor proveedor de EDA y PI, con una cartera que abarca PHY de interfaces de alta velocidad, controladores de memoria HBM y procesadores DSP integrados Tensilica. La actividad de PI de Cadence ha aumentado su contribución a los ingresos totales de la empresa en los últimos años, impulsada por la demanda de protocolos para IA y computación de alto rendimiento, incluidos HBM, DDR5, PCIe y UCIe. La PI de Cadence es competitiva en los programas de SoC de los principales hiperescaladores y de encapsulado avanzado. Los ingresos totales de la empresa crecieron hasta aproximadamente 4,640 millones de USD en el ejercicio fiscal 2024, y el segmento de PI se ha expandido hasta representar una proporción significativa de la combinación de ingresos de la empresa, lo que refleja una inversión deliberada en la cartera mediante adquisiciones selectivas.

CEVA, Inc. (US) es el principal licenciante de PI para conectividad inalámbrica y procesadores de IA en el borde. En 2024, CEVA firmó 43 acuerdos de licencia, incluidos 11 con fabricantes de equipos originales (OEM) y 9 con clientes nuevos, y envió un récord de 2,000 millones de dispositivos inteligentes de borde equipados con tecnología CEVA, incluido un récord de 1.

1,000 millones de dispositivos Bluetooth, 179 millones de dispositivos Wi-Fi, 170 millones de dispositivos IoT celulares y 340 millones de smartphones equipados con DSP y aceleradores de IA de CEVA. La cartera de CEVA abarca IP de conectividad inalámbrica (IP de plataformas Bluetooth, Wi-Fi, UWB y 5G), IP de NPU de IA Edge escalable (incluida NeuPro-Nano, dirigida a aplicaciones de AIoT de consumo con limitaciones de potencia) y soluciones de fusión de sensores. La IP de la empresa ha impulsado acumulativamente más de 19,000 millones de productos edge inteligentes desde 2003, lo que refleja la base acumulativa de regalías en la que se sustenta su modelo de ingresos.

Regional de Norteamérica

Lattice Semiconductor (EE. UU.) proporciona plataformas de IP programable y basadas en FPGA, dirigidas principalmente a aplicaciones de IA edge de bajo consumo, automatización industrial y automoción. Las plataformas FPGA Nexus y Avant de Lattice integran lógica programable con marcos de IP integrados, lo que permite acelerar la inferencia con protección de hardware para aplicaciones de visión industrial y comunicaciones en formatos con un consumo energético eficiente.

Rambus (EE. UU.) está especializada en IP de interfaces de memoria de alta velocidad e IP de seguridad para aplicaciones de centros de datos y computación de IA. La IP de controlador de memoria y PHY de Rambus, estandarizada por JEDEC, admite los protocolos HBM, DDR5 y LPDDR5, lo que sitúa a la empresa junto a Synopsys y Cadence en la cadena de valor de la IP para centros de datos de IA. Su IP Root of Trust y CryptoManager aborda los requisitos de atestación de hardware en infraestructuras de computación en la nube y estaciones base 5G.

SiFive, Inc. (EE. UU.) es el principal proveedor comercial de IP de CPU RISC-V y ofrece una cartera de núcleos de procesador RISC-V, incluidas las series P550 y X280 de alto rendimiento, dirigidas a aplicaciones de HPC, automoción e IA edge. La base de clientes de SiFive abarca hiperescaladores que desarrollan chips personalizados para centros de datos basados en RISC-V —donde la flexibilidad arquitectónica y las extensiones propietarias del conjunto de instrucciones constituyen factores diferenciadores estratégicos— y fabricantes de equipos originales de automoción que buscan IP de procesadores sin las restricciones de licencia arquitectónica de Arm. El objetivo de RISC-V International de lograr la estandarización internacional ISO/IEC refuerza la credibilidad de la IP de procesadores basada en RISC-V para aplicaciones en sectores regulados, ampliando directamente los mercados potenciales de SiFive en los ámbitos de la automoción y la industria aeroespacial.

Regional de Asia-Pacífico

VeriSilicon (China) es la mayor empresa china de licencias de IP para semiconductores y uno de los 10 principales proveedores de IP del mundo por ingresos de licencias. La empresa mantiene seis categorías de IP de procesamiento desarrollada internamente —GPU, NPU, VPU, DSP, ISP e IP de procesamiento de pantallas—, además de más de 1,700 bloques de IP analógica, de señal mixta y de radiofrecuencia. La IP de GPU de VeriSilicon se ha incorporado a más de 2,000 millones de chips en todo el mundo, mientras que su IP de NPU se ha implementado en cerca de 200 millones de chips compatibles con IA. En septiembre de 2025, la plataforma de IP inalámbrica FD-SOI de la empresa sobre GlobalFoundries 22FDX —que abarca BLE, NB-IoT, Cat.1/Cat.4, GNSS y 802.15.4g— había formalizado más de 300 licencias de IP en total con 45 clientes y había alcanzado 33 diseños en producción en serie. En diciembre de 2025, VeriSilicon adquirió el 97,89% de DotDisplay Semiconductor por aproximadamente 930 millones de RMB, ampliando su capacidad de IP de pantallas y diseño de ASIC para atender el mercado de PC con IA y pantallas para automoción.

eMemory Technology Inc. (Taiwán) es el líder mundial en IP de memoria no volátil integrada, con más de 69 millones de obleas enviadas que incorporan sus soluciones de IP NeoFuse OTP, NeoBit, NeoMTP, NeoEE, NeoROM, EcoBit y NeoPUF. La presencia de eMemory entre sus clientes abarca fundiciones, IDM y empresas sin fábrica propia de Taiwán, China, Corea, Japón, Norteamérica y Europa, lo que refleja implementaciones de IP cualificadas para procesos en todo el ecosistema mundial de fabricación avanzada de semiconductores. La empresa opera como el estándar de facto para la IP de NVM integrada en los nodos de proceso de TSMC a lo largo de múltiples generaciones.

Faraday Technology Corporation (Taiwán)

proporciona servicios de diseño de ASIC y una amplia cartera de IP de silicio, incluida IP de CPU compatible con ARM, compiladores de memoria e IP de interfaz que cubre LPDDR4/4X, DDR4, PCIe Gen4, USB 3.1, MIPI D-PHY y SerDes en múltiples nodos de proceso de TSMC. La eNVM SONOS de 40 nm de Faraday —posicionada como alternativa a la memoria Flash NOR para diseños de MCU industriales y de automoción con ciclos de vida prolongados— ofrece estabilidad de la cadena de suministro y menores costes de NRE en comparación con las soluciones Flash independientes. Faraday también ofrece encapsulado 3DIC, implementación de diseños Neoverse CSS y servicios de migración de FPGA a ASIC, lo que la posiciona como un socio ASIC integral para empresas sin fábrica propia de Asia-Pacífico.

Evolución reciente del sector

• Arm firma la primera licencia de Automotive CSS con un fabricante líder de vehículos eléctricos (T4 del ejercicio fiscal 2025, anunciado el 7 de mayo de 2025): Arm formalizó su primera licencia de un subsistema informático para automoción (CSS) con un fabricante mundial líder de vehículos eléctricos que está diseñando su primer chip de automoción personalizado de gran relevancia. Arm CSS for Automotive ofrece una configuración preintegrada y validada conforme a ASIL de CPU e IP de sistema Armv9 Automotive Enhanced, optimizada para el rendimiento, el consumo energético y el área en un proceso de vanguardia; el número total de licenciatarios de CSS alcanzó los 13 al cierre del T4 del ejercicio fiscal 2025, por encima de lo previsto.
• Arm supera los 4,000 millones de USD de ingresos anuales y alcanza el hito de 2,000 millones de USD en regalías (ejercicio fiscal 2025, anunciado el 7 de mayo de 2025): Los ingresos totales de Arm en el ejercicio fiscal 2025 superaron los 4,000 millones de USD y los ingresos por regalías superaron por primera vez en la historia de la empresa los 2,000 millones de USD. Solo en el T4 del ejercicio fiscal 2025, Arm registró unos ingresos trimestrales de 1,241 millones de USD, ingresos por regalías de 607 millones de USD —un 18 % más interanual— e ingresos por licencias de 634 millones de USD —un 53 % más interanual—, impulsados por la adopción de Armv9 en teléfonos inteligentes y chips para centros de datos, así como por el aumento de las licencias de CSS.
• Arm presenta la primera plataforma informática Armv9 para inteligencia artificial en el perímetro (T4 del ejercicio fiscal 2025, anunciado el 7 de mayo de 2025): Arm lanzó su primera plataforma informática Armv9 destinada a dispositivos de inteligencia artificial en el perímetro, que combina la CPU Cortex-A320 y la NPU Ethos-U85 para permitir la inferencia en el dispositivo de modelos con más de 1,000 millones de parámetros. Entre los primeros adoptantes se encuentran Infineon, NXP, Renesas, Qualcomm y STMicroelectronics, con aplicaciones dirigidas a la automatización industrial, las cámaras inteligentes y las aplicaciones de inteligencia artificial para IoT.
• RISC-V International obtiene la condición de PAS Submitter de ISO/IEC JTC 1 (2025): RISC-V International fue aprobada como PAS Submitter por el Comité Técnico Conjunto 1 de ISO/IEC, lo que supone la primera vez en la historia que una arquitectura de conjunto de instrucciones inicia un proceso formal de normalización internacional. El reconocimiento de ISO/IEC proporciona credibilidad institucional a la IP basada en RISC-V para su adopción en sectores regulados, permite a las organizaciones declarar la conformidad del hardware con una norma internacional reconocida y previsiblemente acelerará la adopción de RISC-V exigida por los gobiernos en aplicaciones de automoción, aeroespaciales y de seguridad nacional.
• CEVA informa de un récord de 2,000 millones de dispositivos inteligentes en el perímetro enviados y lanza NeuPro-Nano (ejercicio fiscal 2024, anunciado en el T1 de 2025): CEVA envió en 2024 un récord de 2,000 millones de dispositivos inteligentes en el perímetro equipados con tecnología de CEVA —el equivalente a más de 60 dispositivos vendidos por segundo—, incluidos un récord de 1,100 millones de dispositivos Bluetooth, 179 millones de dispositivos Wi-Fi y 170 millones de dispositivos de IoT celular. La empresa firmó 43 acuerdos de licencia en 2024, incluidos 11 con fabricantes de equipos originales (OEM) y 9 con nuevos clientes. Paralelamente, CEVA lanzó la NPU de inteligencia artificial integrada NeuPro-Nano, destinada a dispositivos de AIoT de consumo con limitaciones de consumo energético, y firmó varios acuerdos con clientes principales.
• Synopsys completa la adquisición de Ansys (2025): Synopsys completó la adquisición de Ansys, creando una plataforma integrada de diseño de semiconductores y simulación multifísica que amplía la verificación del diseño adyacente a la IP para abarcar el análisis estructural, térmico y de dinámica de fluidos computacional, aspectos relevantes para la fiabilidad del encapsulado de chips de inteligencia artificial y la cualificación de la seguridad funcional a nivel de sistema en el sector de la automoción.
• VeriSilicon adquiere DotDisplay Semiconductor (diciembre de 2025):VeriSilicon completó la adquisición del 97,89 % de DotDisplay Semiconductor por aproximadamente 930 millones de RMB, ampliando su capacidad en materia de IP de procesamiento de pantallas y servicios ASIC para atender los mercados de PC con IA y pantallas para automóviles, mediante una alineación vertical entre la cartera existente de IP de procesamiento de pantallas de VeriSilicon y los activos de diseño de controladores de pantalla de DotDisplay.
• Alphawave Semi adquirida por Qualcomm (diciembre de 2025): Qualcomm completó la adquisición de Alphawave Semi, integrando las IP de PCIe Gen6/7, UCIe die-to-die y SerDes de ultraalta velocidad de Alphawave en la estrategia de infraestructura de plataformas de centros de datos e IA de Qualcomm, lo que representa un importante proceso de consolidación de IP impulsado por la demanda de infraestructura de IA de conectividad cableada con un ancho de banda extremo.
• eMemory cualifica IP de NVM embebida en nodos de proceso avanzados (2025): eMemory Technology cualificó sus IP NeoFuse OTP y NeoPUF en el proceso N3P de TSMC, lo que permite soluciones de raíz de confianza basadas en PUF para chips de IA, HPC y diseños de chiplets con geometrías de 3 nm, mientras que continúa el desarrollo en los procesos N3C y N3A de grado automotriz y avanza el desarrollo de IP para 2 nm.
• VeriSilicon lanza una plataforma de IP inalámbrica FD-SOI (septiembre de 2025): VeriSilicon presentó una plataforma integral de IP inalámbrica basada en el proceso 22FDX (FD-SOI de 22 nm) de GlobalFoundries, que abarca los estándares de conectividad BLE, Bluetooth Dual Mode, NB-IoT, Cat.1/Cat.4, GNSS, 802.11ah y 802.15.4g, con más de 300 licencias ejecutadas en total para 45 clientes y 33 diseños en producción en serie, dirigida a aplicaciones de IoT, satélites, automoción y atención sanitaria para el consumidor.