Marché des composants Compute Express Link (CXL) Taille et part 2026-2035

Taille du marché des composants Compute Express Link (CXL)

Le marché mondial des composants Compute Express Link (CXL) était évalué à 710,1 millions de dollars (USD) en 2025 et devrait atteindre 891,1 millions de dollars (USD) en 2026, puis 7,9 milliards de dollars (USD) d'ici 2035, avec un taux de croissance annuel composé (CAGR) de 27,53 % sur la période 2026–2035.

Le CXL fait évoluer l'approvisionnement en mémoire des serveurs, qui passe d'une décision de capacité prise nœud par nœud à une décision d'utilisation à l'échelle de la fabric. Son protocole cohérent permet aux processeurs, aux accélérateurs et aux dispositifs de mémoire d'échanger des données sur la couche physique PCIe, tandis que le CXL 2.0 a introduit les fonctions de commutation et de mise en pool de la mémoire qui rendent possible l'allocation de ressources entre plusieurs hôtes ^{[1]Compute Express Link Consortium, Compute Express Link 2.0 Specification: Memory Pooling, computeexpresslink.org}. Le CXL 3.0 a ensuite ajouté la commutation multiniveau, l'accès pair à pair et la mémoire connectée à la fabric, faisant évoluer l'architecture de l'extension de mémoire au sein d'un serveur vers une infrastructure composable à l'échelle du rack.

La viabilité commerciale est désormais évaluée en production, et non plus uniquement dans des environnements de référence. Microsoft Azure a indiqué que 35–44 % de la DRAM pouvait être affectée à des pools CXL tout en respectant les objectifs de niveau de service dans son environnement de production évalué ^{[2]Microsoft Research, Pond: CXL-Based Memory Pooling Systems for Cloud Platforms, microsoft.com}. Le déploiement de Vistara par Meta constitue un autre point de preuve opérationnel : sa mise en œuvre en production associe de la mémoire DDR5 locale à de la mémoire connectée par CXL afin de répondre aux charges de travail limitées par la capacité mémoire plutôt que par la disponibilité des ressources de calcul ^{[3]Meta Platforms, CXL-Based Memory and Compute Infrastructure Research, jovans2.github.io}. Ces déploiements élargissent l'opportunité liée aux composants au-delà des seuls dispositifs de mémoire de type 3. Les contrôleurs, commutateurs, réchauffeurs de signal, cartes réseau, micrologiciels et propriétés intellectuelles en silicium deviennent nécessaires à mesure que les déploiements passent de l'extension de capacité aux fabrics de mémoire mutualisée.

Le CXL 4.0, publié en novembre 2025, fait évoluer la feuille de route vers 128 GT/s sur la couche physique PCIe 7.0 et ajoute des capacités de ports groupés ainsi que des fonctions renforcées de fiabilité, de disponibilité et de facilité de maintenance. Cette feuille de route accroît les exigences de conception pour les fournisseurs, notamment en matière d'intégrité du signal, de vérification, de gestion de l'énergie et d'orchestration de la fabric. Elle maintient également, à court terme, un marché dominé par l'extension de mémoire CXL 2.0, car la disponibilité généralisée des plateformes hôtes PCIe 7.0 interviendra après la publication de la spécification.

Les implications varient selon l'acheteur. Les opérateurs hyperscale peuvent justifier le développement d'ASIC sur mesure, des modifications logicielles à l'échelle de leur parc et la réutilisation de mémoire récupérée sur des serveurs mis hors service. La plupart des entreprises achèteront initialement des contrôleurs standard et des dispositifs de mémoire additionnels, car leur objectif pratique est de soulager les contraintes de capacité sans repenser la fabric. Les fournisseurs capables de transformer la mise en pool CXL en une configuration de serveur validée et facile à gérer devraient enregistrer des volumes plus tôt que les fabricants dont les offres obligent les clients à assembler une architecture entièrement désagrégée.

Principaux moteurs

Inférence d'IA et charges de travail de calcul à forte capacité mémoire

L'inférence d'IA révèle de plus en plus un décalage entre le débit de calcul des accélérateurs et la capacité disponible pour les paramètres des modèles, les tables d'embeddings et les caches KV. Le CXL crée un niveau de mémoire intermédiaire, plus étroitement couplé au processeur que la mémoire connectée au réseau. Les résultats de production de Meta montrent la pertinence commerciale de cette distinction : Vistara a amélioré de 29 % le temps moyen de traitement des requêtes pour CacheB et a augmenté de 33 % le nombre soutenable de requêtes par seconde et par serveur pour CacheA. La conséquence sur la demande de composants est directe : la pression sur la capacité mémoire accroît d'abord la demande de contrôleurs et d'extenseurs, puis celle de commutateurs et de rétemporisateurs à mesure que les pools dépassent les serveurs individuels.

Les travaux Beluga d'Alibaba indiquent en outre que la mutualisation fondée sur le CXL peut améliorer le délai d'obtention du premier jeton et le débit de requêtes par rapport à la désagrégation fondée sur RDMA dans les charges de travail de fourniture de services d'IA ^{[4]Alibaba Group, CXL-Based Memory Systems and Resource Management for Cloud Computing, arxiv.org}. Ces éléments ne signifient pas que toutes les charges de travail de fourniture de modèles bénéficieront de manière équivalente de cette approche. Ils indiquent toutefois que les composants CXL entrent désormais dans les décisions d'infrastructure pour les charges de travail dont l'économie des services est limitée par les transferts de mémoire plutôt que par les calculs arithmétiques des GPU.

Mutualisation de la mémoire et économie de l'utilisation de la DRAM

La mutualisation permet de remédier au coût lié à l'achat de mémoire correspondant au besoin de pointe de chaque serveur, alors qu'une partie de la capacité reste inutilisée dans l'ensemble du parc. L'analyse de Microsoft sur les clusters de production a mis en évidence un taux de mémoire DRAM immobilisée de 3 à 27 % et a indiqué qu'environ la moitié des machines virtuelles évaluées utilisaient moins de la moitié de leur mémoire louée. La mutualisation via CXL peut convertir une partie de cette capacité immobilisée en ressource partagée, à condition que la sensibilité de la charge de travail à la latence et les frais généraux de gestion de la fabric restent acceptables.

Le mécanisme d'économies est plus avantageux lorsque la DRAM représente une part importante du coût des serveurs. L'analyse destinée aux utilisateurs finaux menée par l'Open Compute Project, qui intègre les points de vue d'opérateurs de Meta, Microsoft et Uber, a établi que la DRAM représentait environ la moitié du coût des serveurs dans le contexte concerné et a cité un taux moyen d'utilisation de la mémoire hors période de pointe proche de 60 % pour Uber ^{[5]Open Compute Project, Compute Express Link (CXL) and Open Hardware Infrastructure, opencompute.org}. Cela rend l'extension et la mutualisation de la mémoire particulièrement pertinentes pour les caches distribués, les clusters d'analyse, les bases de données en mémoire et les systèmes d'inférence présentant des besoins en mémoire variables.

Infrastructure composable et déploiement à l'échelle du rack

Le CXL 3.x élargit l'éventail des composants concernés en prenant en charge la commutation multiniveau et la mémoire connectée à la fabric. L'architecture nécessite davantage qu'un extenseur : elle accroît les besoins en fabrics de commutation, en rétemporisateurs, en connectivité NIC, en micrologiciels de plateforme et en logiciels de gestion des politiques. Le Structera S 30260 de Marvell, dont l'échantillonnage a été annoncé pour 2026, illustre l'évolution vers des circuits intégrés marchands pour ce cas d'usage, avec 260 voies et jusqu'à 4 To/s de bande passante agrégée ^{[6]Marvell Technology, CXL Near-Memory Compute and Expansion Solutions, marvell.com}.

La transition ne sera pas linéaire. L'expansion sur un seul hôte peut être adoptée lors des cycles normaux de renouvellement des serveurs, tandis que les architectures multi-hôtes dépendent d'un câblage qualifié, de la planification de la topologie, de contrôles d'isolation et de logiciels capables d'attribuer prévisiblement la mémoire mutualisée. Cette séquence favorise les contrôleurs et les dispositifs de mémoire additionnelle au début de la phase commerciale, avant une croissance plus forte des composants de commutation et de connectivité à mesure que les déploiements d'architectures en fabric changent d'échelle.

Efficacité énergétique et réduction du nombre de serveurs

CXL peut améliorer l'efficacité énergétique des charges de travail lorsque la mutualisation réduit le nombre de serveurs faiblement utilisés nécessaires pour répondre aux pics de capacité mémoire. Meta a fait état d'une réduction de 30 % de la capacité de calcul pour son service Cosco de mégadonnées et de brassage, ainsi que de 15 % de serveurs en moins pour sa flotte dédiée aux compilations CI/CD. Ces résultats découlent d'une meilleure utilisation de la capacité, et non d'une réduction universelle de l'énergie consommée par chaque accès mémoire.

La compression matérielle peut encore modifier l'économie de la mémoire connectée via CXL. ZeroPoint et Seagate ont présenté une compression en ligne dans une couche de mémoire CXL lors de l'OCP Global Summit 2025, faisant état d'un taux de compression pouvant atteindre 2,25×, avec une surcharge du trafic CXL inférieure à 1 % ^{[7]ZeroPoint Technologies, ZeroPoint Technologies Announces ZeroStream for AI and Data Center Memory Optimization, prnewswire.com}. Pour les fournisseurs de composants, la compression déplace davantage la valeur vers la différenciation des contrôleurs et de la propriété intellectuelle, car la capacité utile peut augmenter sans accroître proportionnellement le nombre de dispositifs DRAM ni l'encombrement du châssis.

Expansion des normes et de l'écosystème

L'utilisation de CXL de la couche physique PCIe réduit le risque d'adoption pour les fournisseurs de serveurs et de semi-conducteurs qui investissent déjà dans des feuilles de route PCIe. La feuille de route du Consortium CXL, de CXL 2.0 à CXL 4.0, crée une interface commune pour les processeurs hôtes, les modules de mémoire, les commutateurs, les rétemporisateurs et les fournisseurs de propriété intellectuelle. Cette interopérabilité revêt une importance commerciale, car les fournisseurs de composants peuvent s'adresser à plusieurs équipementiers de plateformes plutôt que de développer une interconnexion propriétaire pour chaque déploiement.

La disponibilité de blocs de propriété intellectuelle en silicium raccourcit également le délai entre la publication d'une spécification et la conception d'un produit. Synopsys a annoncé une offre de propriété intellectuelle CXL 4.0 intégrant des fonctionnalités de contrôleur, de sécurité, de couche PHY et de vérification ^{[8]Synopsys, Compute Express Link (CXL) IP Solutions, synopsys.com}, tandis que Rambus et Alphawave Semi proposent des blocs de propriété intellectuelle de contrôleurs CXL destinés aux conceptions de SoC et de chiplets personnalisés. La base de fournisseurs s'étend ainsi au-delà des fabricants de modules de mémoire pour inclure l'écosystème de conception qui permet l'intégration de CXL dans les accélérateurs, les contrôleurs de stockage et les circuits en silicium pour réseaux.

Principales contraintes

Tableau d'impact des contraintes

Coûts d'intégration et compromis en matière de performances

Le déploiement de CXL nécessite une plateforme hôte prenant nativement en charge cette technologie, des dispositifs de mémoire ou de fabric compatibles, la qualification du micrologiciel et des politiques de système d'exploitation qui tiennent compte de la distance entre la mémoire locale et la mémoire connectée via CXL. Ces exigences constituent un obstacle à l'adoption pour les opérateurs qui ne peuvent pas aligner le déploiement de CXL sur le renouvellement de leurs serveurs. Le coût ne se limite pas à l'achat des composants ; il comprend la validation du placement des charges de travail, du comportement NUMA, de la gestion des défaillances et de l'isolation de sécurité.

La limite de performance reste importante. L'étude Pond de Microsoft souligne que la mémoire mutualisée doit être dimensionnée et positionnée en fonction des exigences de latence et de bande passante, plutôt que considérée comme un remplacement direct de la DRAM locale. La configuration Vistara de Meta combine de la même manière 768 Go de DDR5-6400 locale avec 256 Go de DDR4-2400 connectée via CXL, ce qui montre que les systèmes déployés conservent une architecture de mémoire hiérarchisée au lieu de transférer toute la mémoire vers un pool CXL. Les composants sont donc sélectionnés en fonction du profil des données fréquemment utilisées par la charge de travail, et non simplement de ses besoins totaux en mémoire.

Maturité des logiciels et de la gestion des fabrics

La mutualisation de la mémoire ne permet de réaliser des économies que lorsque le logiciel d'allocation peut déterminer quelles pages, quels services ou quels locataires peuvent tolérer un accès au niveau CXL. CXL 2.0 nécessite la gestion des dispositifs partitionnés et des affectations aux hôtes, tandis que CXL 3.x ajoute le défi de la coordination des fabrics multi-hôtes. L'expérience d'Azure démontre qu'une allocation substantielle de DRAM à des pools est réalisable, mais elle montre également pourquoi les grands opérateurs disposant de ressources d'ingénierie de plateforme sont les premiers à adopter cette technologie.

Cette contrainte pourrait ralentir l'adoption généralisée par les entreprises, même si la demande des hyperscalers s'accélère. Un acheteur de serveurs peut installer un expandeur de mémoire avec des changements opérationnels relativement limités ; une fabric CXL multi-hôtes nécessite des contrôles de stratégie, une observabilité, une conception des domaines de défaillance et une qualification reproductible. Les fournisseurs qui proposent des contrôleurs, des micrologiciels, des conceptions matérielles de référence et des outils de gestion du cycle de vie peuvent réduire cette contrainte plus efficacement que les fournisseurs qui vendent des composants en silicium isolés.

Le deuxième modèle correspond à l'adoption par les entreprises dans le cadre du renouvellement des serveurs. Dans ce cas, la hiérarchisation des performances et la complexité opérationnelle restent plus importantes que la disponibilité théorique d'une spécification CXL. Le marché favorisera les fournisseurs de composants qui permettent à la mémoire connectée via CXL de se comporter comme une option de capacité validée par un fabricant d'équipements d'origine (OEM), avec un micrologiciel validé et des recommandations claires pour le placement des charges de travail. Les fournisseurs qui comptent sur leurs clients pour concevoir leur propre fabric resteront exposés à des cycles de qualification plus longs.

Analyse par segment du marché des composants Compute Express Link (CXL)

Par composant

Les contrôleurs constituent la plus grande catégorie, passant de 245,2 millions de dollars (USD) en 2025 à 2 458,0 millions de dollars (USD) d'ici 2035, avec un taux de croissance annuel composé (CAGR) de 26,12 %. Ils sont au cœur de chaque connexion de mémoire CXL, car ils assurent la gestion des protocoles, des canaux mémoire, des dispositifs et de l'interopérabilité avec les hôtes. Leur importante base de revenus reflète la demande provenant à la fois des architectures à cartes d'extension et des architectures à mémoire intégrée.

Les commutateurs CXL passent de 145,5 millions de dollars (USD) en 2025 à 1 940,6 millions de dollars (USD) d'ici 2035, avec un taux de croissance annuel composé (CAGR) de 29,75 %. Leur croissance dépasse celle de l'ensemble du marché, car les commutateurs sont nécessaires lorsque la mémoire mutualisée dessert plusieurs hôtes ou lorsque les fabrics s'étendent au-delà d'un serveur local. La feuille de route de Marvell en matière de commutation CXL 3.0 illustre la réponse du silicium marchand à cette phase de la demande.

Les dispositifs d’extension de mémoire passent de 197,9 millions de dollars (USD) en 2025 à 1 848,3 millions de dollars (USD) d’ici 2035, avec un taux de croissance annuel composé (CAGR) de 25,21 %. Cette catégorie reste la voie de déploiement à court terme la plus visible, car elle accroît la mémoire utilisable des serveurs sans attendre l’adoption généralisée des fabrics. SK hynix a achevé la validation client de son module DDR5 de 96 GB fondé sur CXL 2.0 en avril 2025, ce qui illustre le passage des programmes de développement à la qualification par les clients ^{[9]SK hynix, SK hynix Advances CXL-Based Memory Solutions for AI and Data Center Applications, prnewswire.com}.

Les retimers passent de 42,6 millions de dollars (USD) en 2025 à 660,5 millions de dollars (USD) d’ici 2035, avec un CAGR de 31,68 %. L’augmentation des débits de signalisation et l’allongement des chemins de canal renforcent le besoin de retiming, en particulier dans les serveurs d’IA denses, les architectures à cartes d’extension et les liaisons CXL à l’échelle du rack. La famille de retimers Alaska P PCIe Gen 6/CXL 3 de Marvell et le retimer PCIe 6.x/CXL 3.x à 16 voies de Montage répondent à cette exigence d’intégrité du signal ^{[10]Montage Technology, Montage Technology Announces Industry-First Trial Production of CXL 3.2 MXC Chip, prnewswire.com}.

Les cartes d’interface réseau constituent la catégorie de composants à la croissance la plus rapide, passant de 41,6 millions de dollars (USD) en 2025 à 728,8 millions de dollars (USD) d’ici 2035, avec un CAGR de 33,22 %. Cette croissance reflète l’extension à plus long terme des architectures cohérentes et de partage de mémoire aux environnements axés sur les fabrics. Les autres composants, notamment les dispositifs de pont, les propriétés intellectuelles PHY, les composants de gestion de l’alimentation et les circuits intégrés associés, passent de 37,3 millions de dollars (USD) en 2025 à 313,6 millions de dollars (USD) d’ici 2035, avec un CAGR de 23,88 %.

Par facteur de forme

Les cartes d’extension constituent le principal facteur de forme, passant de 257,9 millions de dollars (USD) en 2025 à 2 215,0 millions de dollars (USD) d’ici 2035, avec un CAGR de 24,15 %. Leur avantage initial tient à leur flexibilité de déploiement : les serveurs compatibles peuvent ajouter de la capacité mémoire CXL via les emplacements PCIe sans reconcevoir la carte mère. Ce format convient aux projets d’expansion de première vague, dans lesquels les acheteurs ont besoin d’une capacité supplémentaire progressive avant de s’engager dans des fabrics de mémoire mutualisée.

Les facteurs de forme standard pour entreprises et centres de données passent de 229,8 millions de dollars (USD) en 2025 à 3 000,4 millions de dollars (USD) d’ici 2035, avec un CAGR de 29,49 %. Les dispositifs CXL orientés EDSFF gagnent en importance dans les conceptions hyperscale qui privilégient la facilité de maintenance, une densité standardisée et l’intégration au niveau du rack. Le système de mutualisation de mémoire CMM-B de Samsung, conçu autour de dispositifs E3.S, illustre cette transition vers des modules standardisés et faciles à maintenir.

Les solutions intégrées au SoC constituent le facteur de forme à la croissance la plus rapide, passant de 168,3 millions de dollars (USD) en 2025 à 2 372,3 millions de dollars (USD) d’ici 2035, avec un CAGR de 30,46 %. L’intégration de CXL aux processeurs, accélérateurs, cartes d’interface réseau et contrôleurs personnalisés réduit la dépendance aux interfaces discrètes et intègre la capacité CXL à la plateforme serveur. Cette évolution est importante sur le plan commercial, car l’adoption côté hôte élargit la base adressable des dispositifs CXL en aval. Les autres composants passent de 37,3 millions de dollars (USD) en 2025 à 313,6 millions de dollars (USD) d’ici 2035, avec un CAGR de 20,99 %.

Par spécification CXL

CXL 1.x demeure pertinent dans les systèmes installés de première génération, mais ses fonctionnalités de mémoire mutualisée restent limitées. Son rôle devient de plus en plus transitoire, car il ne dispose pas des fonctions de commutation et de mutualisation entre plusieurs hôtes qui favorisent l’essor de la désagrégation.

CXL 2.0 est la principale spécification commerciale à court terme. Elle prend en charge les fonctions de commutation, de mutualisation et de partitionnement qui permettent les produits actuels d’extension de mémoire et les déploiements cloud. Les contrôleurs Leo d’Astera Labs prenant en charge les machines virtuelles M-series de Microsoft Azure illustrent la pertinence commerciale de cette spécification dans un environnement de cloud public.

CXL 3.x constitue le segment de spécifications à la croissance la plus rapide, les fournisseurs se préparant à la commutation multiniveau, à la mémoire connectée à la fabric et aux liaisons PCIe 6.0 à bande passante accrue. Samsung et SK hynix ont tous deux fait progresser leurs feuilles de route de mémoire CXL 3.2, tandis que les fournisseurs de commutateurs et de rétemporisateurs étendent leurs produits à cette génération orientée fabric.

CXL 4.0 définit la prochaine cible de conception, avec une signalisation à 128 GT/s, des ports agrégés et des fonctionnalités de fiabilité étendues. Sa contribution significative au chiffre d'affaires dépendra de la disponibilité de siliciums hôtes compatibles, mais la disponibilité précoce de ses composants IP influence déjà les décisions actuelles de conception des semi-conducteurs.

Par application

Les charges de travail d'IA et d'apprentissage automatique (IA/ML) représentent la principale catégorie d'application, car les systèmes d'inférence et d'entraînement peuvent être limités par la capacité mémoire avant d'utiliser pleinement leurs capacités de calcul des accélérateurs. Les travaux d'Alibaba sur Beluga montrent que la mise en commun fondée sur CXL peut améliorer le délai avant le premier jeton et le débit des requêtes par rapport à la désagrégation fondée sur RDMA dans les charges de travail de service d'IA. Les résultats de production de Meta constituent une référence opérationnelle plus solide : la désagrégation reposant sur CXL a réduit le nombre de serveurs nécessaires à l'inférence ML tout en améliorant les performances des caches distribués.

La mise en commun et l'extension de la mémoire couvrent les bases de données en mémoire, les caches distribués, l'analytique et d'autres charges de travail qui dépassent la capacité des modules DIMM locaux ou connaissent une demande mémoire variable. Il s'agit de la voie d'adoption la plus immédiate, car elle peut apporter des gains de capacité et d'utilisation sans nécessiter de fabric multiniveau.

L'infrastructure composable se trouve encore à un stade précoce de son cycle commercial. Sa proposition de valeur dépend de la capacité à allouer séparément le calcul, les accélérateurs et la mémoire, ce qui accroît la demande en commutation, rétemporisation, logiciels de gestion et validation matérielle.

Les bases de données en mémoire et l'analytique bénéficient de cette technologie lorsque la capacité de mémoire DRAM locale limite la taille des jeux de données ou impose l'utilisation d'un plus grand nombre de serveurs. Samsung a fait état d'une amélioration de 32 % des performances TPC-DS dans une configuration SAP HANA utilisant CMM-B et l'entrelacement logiciel. La catégorie « autres » comprend les extensions de stockage, le stockage informatique et les applications émergentes de traitement proche de la mémoire.

Par infrastructure

Les fournisseurs de services cloud (CSP) et les hyperscalers constituent le principal segment d'infrastructure, car ils contrôlent des parcs suffisamment vastes pour réaliser des économies grâce à la réduction de la mémoire DRAM immobilisée et du nombre de serveurs surdimensionnés en mémoire. Meta et Microsoft sont des exemples documentés publiquement de développement et de déploiement de CXL en production. Leurs achats devraient stimuler la demande de contrôleurs, de modules mémoire, de commutateurs et de logiciels avant l'expansion du marché des entreprises au sens large.

Les néoclouds constituent un segment secondaire en croissance. Leur modèle opérationnel centré sur l'IA les expose davantage aux goulets d'étranglement liés au cache KV et à la capacité mémoire auxquels CXL répond, même s'ils peuvent privilégier des produits clés en main, car ils disposent généralement d'une capacité d'ingénierie de plateforme interne inférieure à celle des plus grands hyperscalers.

Les centres de données d'entreprise devraient adopter cette technologie plus progressivement. Leur principal déclencheur d'adoption devrait être le renouvellement d'un serveur associé à un produit d'extension de mémoire validé par un fabricant d'équipements d'origine (OEM), plutôt qu'un passage immédiat à des fabrics mutualisées. La catégorie « autres » comprend les environnements des télécommunications, de l'informatique en périphérie, du secteur public et de la recherche en calcul haute performance (HPC).

Par utilisation finale

La finance constitue le principal marché d'utilisation finale, passant de 177,5 millions de dollars (USD) en 2025 à 1 735,0 millions de dollars (USD) en 2035, avec un taux de croissance annuel composé (CAGR) de 25,79 %. L'analyse des risques, le traitement des transactions, les modèles de détection de la fraude et les systèmes de données en mémoire alimentent la demande de configurations mémoire haute capacité. Les charges de travail soumises aux exigences de latence les plus strictes resteront tributaires de la DRAM locale, tandis que les tâches analytiques et celles dictées par les besoins de capacité se prêtent davantage aux niveaux CXL.

Les télécommunications passent de 152,6 millions de dollars (USD) en 2025 à 1 587,3 millions de dollars (USD) d'ici 2035, avec un taux de croissance annuel composé (CAGR) de 26,58 %, grâce aux charges de travail réseau natives du cloud qui se disputent l'accès à la mémoire sur une infrastructure partagée. Les soins de santé constituent le secteur vertical affichant la croissance la plus rapide, passant de 123,2 millions de dollars (USD) à 1 714,8 millions de dollars (USD), avec un CAGR de 30,30 %, les besoins en mémoire augmentant sous l'effet de la génomique, de l'IA diagnostique et de l'informatique clinique intensive en données.

Le secteur pétrolier et gazier progresse de 107,1 millions de dollars (USD) en 2025 à 1 259,4 millions de dollars (USD) d'ici 2035, avec un CAGR de 28,15 %, sous l'effet des applications de traitement des données sismiques et de simulation des réservoirs. L'aérospatiale passe de 87,8 millions de dollars (USD) à 1 105,7 millions de dollars (USD), avec un CAGR de 29,03 %, soutenue par les besoins en simulation et en traitement de données à grande capacité. Le segment « autres » progresse de 61,8 millions de dollars (USD) à 547,7 millions de dollars (USD), avec un CAGR de 24,55 %.

Les données relatives aux applications étayent cette séquence. Le système de production de Meta a amélioré le traitement des requêtes de CacheB et le débit soutenable de CacheA tout en réduisant le nombre de serveurs dans les déploiements d'inférence ; les résultats d'Alibaba concernant la mise en commun de ressources CXL indiquent également que les charges de travail de mise à disposition de l'IA constituent une source de demande pour des fabrics plus sophistiquées. L'intégration des SoC, qui devrait progresser à un CAGR de 30,46 %, revêt une importance stratégique, car elle détermine le degré de compatibilité des plateformes hôtes. Les fournisseurs disposant de propriétés intellectuelles dans le domaine des contrôleurs, d'une expertise des couches PHY et de capacités de validation seront mieux positionnés que les acteurs centrés uniquement sur les dispositifs de mémoire discrets.

Analyse régionale du marché des composants Compute Express Link (CXL)

Amérique du Nord

L'Amérique du Nord constitue le plus grand marché régional, évalué à 271,1 millions de dollars (USD) en 2025 ; il devrait atteindre 337,5 millions de dollars (USD) en 2026 et 2 790,4 millions de dollars (USD) d'ici 2035, avec un CAGR de 26,46 %. La région combine la demande des hyperscalers avec une base dense de fournisseurs couvrant les processeurs hôtes, les technologies de mémoire, les semi-conducteurs de connectivité et la propriété intellectuelle. Les États-Unis constituent le plus grand marché national, passant de 241,7 millions de dollars (USD) en 2025 à 2 463,9 millions de dollars (USD) d'ici 2035, avec un CAGR de 26,33 %. Le Canada progresse de 29,4 millions de dollars (USD) à 326,5 millions de dollars (USD), avec un CAGR de 27,40 %, soutenu par l'activité dans le domaine des propriétés intellectuelles pour les plateformes d'IA et par les investissements dans les infrastructures cloud.

La demande nord-américaine devrait être davantage orientée vers un déploiement précoce de la mémoire mutualisée et des infrastructures d'IA compatibles avec le CXL, car Meta et Microsoft ont communiqué publiquement sur des travaux CXL destinés à la production. Cette situation favorise les fournisseurs capables de répondre aux exigences de qualification des hyperscalers, notamment en matière de fiabilité des composants, de prise en charge des micrologiciels et de validation évolutive des plateformes.

Europe

L'Europe progresse de 166,2 millions de dollars (USD) en 2025 à 1 621,8 millions de dollars (USD) d'ici 2035, avec un CAGR de 25,78 %, dont 205,9 millions de dollars (USD) en 2026. L'Allemagne reste le plus grand marché européen spécifié, passant de 37,8 millions de dollars (USD) à 313,0 millions de dollars (USD), avec un CAGR de 23,70 %. Le Royaume-Uni progresse de 34,3 millions de dollars (USD) à 403,8 millions de dollars (USD), avec un CAGR de 28,12 %, tandis que la France, l'Italie et l'Espagne atteignent respectivement 251,4 millions de dollars (USD), 199,5 millions de dollars (USD) et 149,2 millions de dollars (USD) d'ici 2035.

L’adoption en Europe est façonnée par les cas d’usage des entreprises et des clouds souverains, ainsi que par l’expansion des fournisseurs hyperscale. La région compte des fournisseurs de propriété intellectuelle (PI) pertinents, notamment Alphawave Semi et ZeroPoint Technologies, mais le cycle de déploiement devrait dépendre largement de la validation par les fabricants d’équipements d’origine (OEM) et de la disponibilité de configurations d’extension de mémoire faciles à administrer et économes en énergie. Les contrôleurs, la PI et les facteurs de forme standardisés revêtent ainsi une importance plus immédiate que les déploiements de fabrics complets dans de nombreux environnements d’entreprise.

Asie-Pacifique

L’Asie-Pacifique est la région qui affiche la croissance la plus rapide, passant de 216,6 millions de dollars (USD) en 2025 à 278,7 millions de dollars (USD) en 2026, puis à 3 036,8 millions de dollars (USD) d’ici 2035, avec un taux de croissance annuel composé (CAGR) de 30,39 %. La Chine est le principal marché national de la région, progressant de 85,2 millions de dollars (USD) à 1 287,6 millions de dollars (USD), avec un CAGR de 31,37 %. L’Inde est le marché national spécifié qui progresse le plus rapidement, passant de 24,3 millions de dollars (USD) à 434,3 millions de dollars (USD), avec un CAGR de 33,55 %.

La région bénéficie à la fois des investissements dans les infrastructures d’IA du côté de la demande et de la concentration, du côté de l’offre, des spécialistes de la mémoire et de la connectivité. La Corée du Sud passe de 17,8 millions de dollars (USD) à 261,2 millions de dollars (USD), avec un CAGR de 30,99 %, ce qui reflète la présence stratégique de Samsung et de SK hynix. Le Japon progresse de 30,4 millions de dollars (USD) à 337,1 millions de dollars (USD), avec un CAGR de 27,35 %, tandis que l’Australie passe de 10,8 millions de dollars (USD) à 139,7 millions de dollars (USD), avec un CAGR de 29,34 %. L’adoption de CXL en Asie-Pacifique ne sera pas homogène : les écosystèmes nationaux des semi-conducteurs, l’exposition aux contrôles à l’exportation et l’accès variable aux plateformes hôtes avancées façonneront la gamme de produits selon les pays.

Amérique latine

L’Amérique latine passe de 32,3 millions de dollars (USD) en 2025 à 39,8 millions de dollars (USD) en 2026, puis à 294,1 millions de dollars (USD) d’ici 2035, avec un CAGR de 24,90 %. La demande de CXL est liée à l’expansion des capacités de cloud et de colocation plutôt qu’à l’existence d’une base nationale de fabrication de composants CXL. Le Brésil et le Mexique sont les principaux pôles d’infrastructure ; ces deux pays représentaient 82 % des nouvelles capacités régionales de centres de données en 2025.

L’opportunité régionale devrait émerger grâce aux achats, par les fournisseurs hyperscale et les opérateurs de colocation, de configurations de serveurs à haute capacité mémoire. Par conséquent, la demande à court terme devrait se concentrer sur l’extension de mémoire CXL 2.0 et les plateformes de serveurs compatibles. Les fabrics de mémoire mutualisée de plus grande ampleur dépendront de la disponibilité locale de systèmes qualifiés, de l’expertise en gestion des fabrics et du maintien d’une densité suffisante de charges de travail d’IA.

Moyen-Orient et Afrique

Le marché du Moyen-Orient et de l’Afrique progresse de 23,9 millions de dollars (USD) en 2025 à 29,3 millions de dollars (USD) en 2026, puis à 206,7 millions de dollars (USD) d’ici 2035, avec un CAGR de 24,23 %. L’Arabie saoudite passe de 7,1 millions de dollars (USD) à 64,3 millions de dollars (USD), les Émirats arabes unis de 5,6 millions de dollars (USD) à 52,9 millions de dollars (USD), et l’Afrique du Sud de 4,8 millions de dollars (USD) à 42,4 millions de dollars (USD) d’ici 2035.

Les stratégies nationales en matière d’IA souveraine, le développement de régions cloud et les priorités liées à la localisation des données créent les conditions propices aux investissements dans des infrastructures à haute capacité mémoire. Toutefois, ces marchés devraient principalement se procurer des solutions CXL auprès de fabricants d’équipements d’origine (OEM), de fournisseurs de mémoire et de fournisseurs de solutions de connectivité internationaux. La demande sera donc sensible au rythme de mise en service des centres de données régionaux et à la disponibilité de partenaires d’intégration capables d’assurer la prise en charge des plateformes compatibles CXL.

L’Amérique du Nord conserve néanmoins un rôle essentiel dans la définition des exigences en matière de déploiement initial. Les résultats démontrés par Microsoft en matière de mutualisation CXL et les résultats de Meta à l’échelle de sa flotte avec Vistara établissent des références opérationnelles pour le taux d’utilisation, la hiérarchisation de la latence et la réduction du nombre de serveurs. Les fournisseurs de composants devraient donc considérer l’Amérique du Nord comme le principal centre de qualification et de référence du marché, tout en positionnant l’Asie-Pacifique comme la plus grande opportunité de croissance des volumes à long terme. L’Amérique latine et la région MEA offrent une proposition différente : une demande absolue plus faible, mais un potentiel de commandes concentrées liées à des projets de fournisseurs de services cloud hyperscale et de cloud souverain.

Part du marché des composants de Compute Express Link (CXL) et paysage concurrentiel

Le marché réunit de grands fournisseurs de processeurs et de mémoire, ainsi que des spécialistes de la connectivité et des fournisseurs de propriété intellectuelle (IP). Intel détient une part de marché de 14,5 %, soit 103,0 millions de dollars (USD), suivi de Samsung avec 13,3 % (94,4 millions de dollars (USD)), de SK hynix avec 10,3 % (73,1 millions de dollars (USD)), d’AMD avec 8,6 % (61,1 millions de dollars (USD)) et de Micron avec 7,9 % (56,1 millions de dollars (USD)). Marvell détient 4,2 % (29,8 millions de dollars (USD)) et Synopsys 3,5 % (24,9 millions de dollars (USD)). Le reste du marché se répartit entre les fournisseurs de composants, de propriété intellectuelle et les fournisseurs spécialistes émergents.

Intel façonne le marché grâce à ses plateformes Xeon compatibles avec le CXL, qui déterminent la compatibilité côté hôte disponible pour les fournisseurs de solutions d’extension de mémoire. Intel et Micron ont démontré des gains de bande passante au moyen de modules d’extension de mémoire CXL sur des processeurs Xeon 6, illustrant l’importance de l’optimisation de la plateforme hôte pour les performances réelles des composants.

Samsung Electronics, SK hynix et Micron Technology se livrent concurrence avec des modules de mémoire connectés au CXL et leurs feuilles de route en matière de technologie DRAM. La stratégie de produits CMM-D et CMM-B de Samsung cible à la fois l’extension au niveau du dispositif et les configurations de mémoire mutualisée. SK hynix a fait progresser la validation par les clients et l’optimisation Linux de ses produits de mémoire CXL. Le rôle de Micron est renforcé par sa participation à la validation de plateformes hôtes avec Intel.

AMD fournit un écosystème alternatif de processeurs hôtes compatibles avec le CXL, tandis que ses feuilles de route en matière de processeurs et d’accélérateurs influencent la base de plateformes destinée aux architectures à mémoire hétérogène. Sa pertinence est renforcée par le déploiement de Vistara, qui utilise une configuration de serveur mémoire reposant sur AMD Turin.

Marvell, Astera Labs, Credo Technology et Montage Technology se concurrencent dans les catégories de la connectivité et des contrôleurs. Marvell couvre les commutateurs, contrôleurs et rétemporisateurs CXL. Les contrôleurs Leo d’Astera Labs prennent en charge le déploiement de mémoire CXL sur les serveurs de série M de Microsoft Azure. Le portefeuille de rétemporisateurs et de câbles électriques actifs de Credo répond aux besoins de connectivité PCIe/CXL sur de plus longues distances, tandis que Montage fournit des rétemporisateurs et des contrôleurs d’extension de mémoire pour les conceptions de serveurs d’IA et de modules de mémoire.

Synopsys, Cadence Design Systems, Rambus, Alphawave Semi et Mobiveil interviennent dans les domaines de la propriété intellectuelle CXL, des contrôleurs, de la vérification et des circuits intégrés spécifiques. Leur proposition de valeur dépend de l’ampleur de l’adoption du CXL dans les processeurs hôtes, les accélérateurs, les cartes d’interface réseau (NIC) et les circuits intégrés personnalisés. L’offre de propriété intellectuelle CXL 4.0 de Synopsys et le portefeuille de contrôleurs CXL de Rambus illustrent l’importance concurrentielle de l’intégration du protocole, de la sécurité, de la couche PHY et de la vérification. Le contrôleur CXL et le portefeuille de solutions de connectivité axées sur les chiplets d’Alphawave Semi ciblent les conceptions avancées pour l’IA et les réseaux.

ZeroPoint Technologies se distingue par une propriété intellectuelle de compression de mémoire susceptible d’accroître la capacité effective des dispositifs CXL de type 3, tandis que Wolley représente un acteur émergent de la région MEA spécialisé dans les infrastructures de mémoire composable. Le paysage concurrentiel sera de plus en plus déterminé par la profondeur de la qualification, l’intégration des micrologiciels et des logiciels, l’efficacité énergétique et la capacité à prendre en charge plusieurs générations de CXL, plutôt que par la seule bande passante des contrôleurs.

Évolutions récentes du secteur

Novembre 2025 — Le Consortium CXL publie la version CXL 4.0 : Le Consortium CXL a publié la version CXL 4.0, qui introduit un fonctionnement à 128 GT/s sur PCIe 7.0, des ports groupés, une portée accrue des canaux et des capacités RAS de la mémoire renforcées.

Novembre 2025 — Astera Labs permet l’extension de la mémoire CXL sur les machines virtuelles M-series de Microsoft Azure : Astera Labs a annoncé que ses contrôleurs de mémoire intelligente Leo CXL prenaient en charge l’extension de la mémoire CXL à des fins d’évaluation par les clients sur les machines virtuelles M-series de Microsoft Azure.

Octobre 2025 — ZeroPoint Technologies et Seagate présentent la compression de mémoire CXL en ligne : Les entreprises ont présenté la compression par niveaux de mémoire CXL lors du sommet mondial de l’OCP, faisant état d’un taux de compression pouvant atteindre 2,25×, avec une surcharge du trafic CXL inférieure à 1 %.

Janvier 2025 — Montage Technology fournit des échantillons de répéteurs PCIe 6.x/CXL 3.x : Montage a commencé à fournir des échantillons de son répéteur à 16 voies M88RT61632 destiné aux serveurs d’IA, aux câbles électriques actifs et aux systèmes de stockage.

Avril 2025 — SK hynix achève la validation par ses clients d’un module DDR5 CXL 2.0 : SK hynix a annoncé l’achèvement de la validation par ses clients de son module DDR5 de 96 Go basé sur CXL 2.0, ainsi que la poursuite des travaux de validation d’une version de 128 Go.

Mai 2024 — Marvell lance les répéteurs Alaska P PCIe Gen 6/CXL 3 : Marvell a présenté sa gamme de répéteurs Alaska P pour les infrastructures accélérées, la mémoire désagrégée CXL et les applications de câbles électriques actifs.

Juillet 2024 — Marvell présente les produits CXL Structera : Marvell a lancé la famille Structera, qui comprend des contrôleurs d’extension de mémoire et des accélérateurs proches de la mémoire destinés aux charges de travail des centres de données infonuagiques.

Juin 2026 — Meta révèle le déploiement en production de Vistara : Meta a présenté Vistara lors de la conférence ISCA 2026, décrivant une désagrégation de la mémoire fondée sur CXL déployée sur plusieurs millions de serveurs et faisant état d’une réduction pouvant atteindre 25 % du nombre de serveurs pour l’inférence ML désagrégée.