Mercato del packaging a livello di wafer Dimensioni e quota 2026-2035

Dimensione del mercato del packaging a livello di wafer

Il mercato globale del packaging a livello di wafer era valutato a 8,7 miliardi di dollari USA nel 2025 e si prevede che raggiunga 9,6 miliardi di dollari USA nel 2026 e 24,6 miliardi di dollari USA entro il 2035, con una crescita a un tasso di crescita annuo composto (CAGR) di circa l'11% dal 2026 al 2035.

Il packaging a livello di wafer completa l'interconnessione e la protezione mentre i dispositivi si trovano ancora sul wafer, riducendo l'ingombro del package e accorciando i percorsi elettrici. Il WLCSP mantiene i terminali all'interno dei limiti del die, mentre i formati fan-in e fan-out utilizzano strati di redistribuzione (RDL) per supportare una densità di I/O in aumento. Il processo fan-out estende le connessioni oltre il bordo del die mediante wafer ricostituiti, consentendo di integrare più componenti attivi e passivi in un package compatto. Ciò rende il WLP rilevante sia per i dispositivi di gestione dell'alimentazione e i sensori ad alto volume, sia per le applicazioni più complesse legate a processori, reti e memoria.

La domanda si sta orientando verso architetture di package in grado di risolvere i vincoli a livello di sistema, anziché limitarsi a ridurre i costi di assemblaggio. TSMC ha segnalato un forte slancio nel packaging avanzato nel 2024, associato alla domanda di soluzioni per l'intelligenza artificiale, insieme a un aumento del 30% dei ricavi in dollari USA ^{[1]Taiwan Semiconductor Manufacturing Company, Annual Report 2024, 2025, tsmc.com}. Anche la domanda di materiali per il packaging si sta riprendendo con le applicazioni avanzate, per le quali i design legati all'intelligenza artificiale richiedono specifiche più complesse per materiali dielettrici, rame e materiali per lo stampaggio ^{[2]SEMI / TECHCET / TechSearch International, Global Semiconductor Packaging Material Market Outlook Shows Return to Growth Starting in 2024, October 2024, semi.org}. La catena del valore risultante comprende la formazione degli RDL, il bumping, la metallizzazione under-bump, la passivazione, il thinning, i materiali, le fonderie e i fornitori OSAT.

La conseguenza commerciale è una distinzione sempre più marcata tra il WLCSP orientato ai volumi e le piattaforme fan-out avanzate soggette a vincoli di capacità. I fornitori dotati di competenze qualificate in materia di RDL, gestione dei wafer e controllo della resa possono partecipare a programmi di maggior valore, mentre gli acquirenti rimangono esposti a una base produttiva di packaging avanzato geograficamente concentrata. I programmi di capacità sostenuti dalle politiche pubbliche possono ampliare l'offerta nel tempo, ma i cicli di qualificazione fanno sì che non possano sostituire immediatamente gli ecosistemi produttivi consolidati.

Principali fattori di crescita

Elettronica di consumo miniaturizzata

I dispositivi mobili sottili, i dispositivi indossabili e gli accessori ricchi di sensori favoriscono formati di packaging che minimizzano l'area della scheda e l'altezza verticale. Le architetture WLCSP e fan-in eliminano o riducono il substrato del package, rendendole adatte a circuiti integrati per la gestione dell'alimentazione, ricetrasmettitori, sensori e dispositivi per la ricarica wireless. Amkor identifica queste applicazioni come casi d'uso fondamentali del WLCSP, evidenziando come la densità dei componenti nell'hardware consumer si traduca in una domanda ricorrente di packaging ^{[3]Amkor Technology, Inc., Form 10-K Annual Report for Fiscal Year Ended December 31, 2023, February 2024, sec.gov}.

IA, calcolo ad alte prestazioni e integrazione della memoria

Gli acceleratori per l'IA richiedono collegamenti ad alta densità tra logica, memoria e componenti di supporto. Il packaging fan-out può offrire un'area di instradamento ampliata e l'integrazione di più die senza ricorrere a un substrato organico convenzionale, mentre i design fan-out a densità ultraelevata sono sempre più associati alle applicazioni di IA/HPC e di networking ^{[4]IEEE Xplore, Fan-Out Wafer-Level Packaging: Technology and Market Trends, 2024, ieeexplore.ieee.org}. Le piattaforme InFO e CoWoS di TSMC dimostrano la convergenza tra capacità di fonderia e di packaging in questi carichi di lavoro. Ogni aumento del numero di strati RDL, della densità delle interconnessioni o delle dimensioni del package incrementa il contenuto di lavorazione e materiali per package, sostenendo la crescita del valore del mercato anche quando i volumi unitari sono concentrati in un numero limitato di programmi ad alto valore.

Elettronica automobilistica

L'elettrificazione, i radar, i sistemi di imaging e gli ADAS aumentano la densità dei semiconduttori nei veicoli, imponendo al contempo requisiti rigorosi di affidabilità. Il WLP supporta moduli radar e sensori compatti, ma l'adozione nel settore automobilistico dipende da materiali qualificati, da processi di bumping controllati e da prestazioni resilienti nei cicli termici. L'investimento di ESMC a Dresda è destinato alla domanda di semiconduttori per il settore automobilistico e industriale, indicando che la politica manifatturiera regionale viene collegata ai mercati finali in cui la sicurezza dell'approvvigionamento e la qualificazione sono importanti quanto le dimensioni del package.

5G e sistemi edge

Le radio 5G e le apparecchiature per l'edge computing attribuiscono grande importanza a interconnessioni brevi, prestazioni RF e integrazione multi-chip. Le strutture fan-out possono integrare componenti RF, in banda base e passivi in un unico package, mentre l'instradamento RDL a passo fine supporta percorsi del segnale ad alta frequenza. Ciò crea una domanda che va oltre gli smartphone, estendendo l'esposizione del WLP all'hardware di networking e ai nodi di calcolo distribuito.

Economia dei costi e della produttività

Per i dispositivi adatti con un numero di I/O da basso a moderato, la lavorazione a livello di wafer elimina gli strati di assemblaggio presenti nei package convenzionali. A densità più elevate, gli approcci fan-out possono ridurre la dipendenza dal substrato, ma la validità economica dipende dalla resa e dall'utilizzo dei supporti. I programmi statunitensi per il packaging avanzato finanziano la ricerca sulla produzione fan-out su wafer da 300 mm e su pannelli di formato maggiore, poiché la lavorazione scalabile è fondamentale per ridurre i costi nazionali del packaging avanzato.

Principali fattori limitanti

Elevata intensità di capitale e standardizzazione limitata delle apparecchiature

Il WLP a livello di pannello richiede sistemi di litografia, stampaggio, movimentazione e ispezione diversi dalle apparecchiature consolidate per wafer da 300 mm. Ciò aumenta i requisiti di capitale e prolunga i tempi di qualificazione.

NIST ha osservato che, al momento dell'annuncio dei finanziamenti per il packaging avanzato, negli Stati Uniti non era disponibile una capacità produttiva commerciale per FOWLP da 300 mm e a livello di pannello da 600 mm. Il vincolo, pertanto, non riguarda soltanto il costo delle apparecchiature, ma anche l'assenza di un flusso di processo ampiamente standardizzato e comprovato in produzione, che consentirebbe a un maggior numero di OSAT di espandersi con fiducia.

Imbarcamento, spostamento del die e apprendimento della resa

La ricostituzione fan-out e il thinning spinto introducono sollecitazioni materiali e meccaniche che possono compromettere l'allineamento, la movimentazione e l'affidabilità. Il disallineamento dell'espansione termica tra die, composto per stampaggio, carrier e stack RDL costituisce una delle principali cause dell'imbarcamento. Con la riduzione delle larghezze delle linee e l'aggiunta di un numero maggiore di strati RDL, piccole deviazioni di processo possono generare perdite di resa sproporzionate. Amkor osserva che la resa dei nuovi package è generalmente inferiore a quella dei package consolidati, rendendo l'esecuzione della fase di ramp-up un rischio commerciale sostanziale, non una questione esclusivamente tecnica.

La risposta dell'offerta è sempre più sostenuta dalle politiche pubbliche. Il Dipartimento del Commercio degli Stati Uniti ha finalizzato finanziamenti per 1,4 miliardi di dollari USA destinati al packaging avanzato nel gennaio 2025, compreso il sostegno alle capacità pilota e alla ricerca sul fan-out. Nel tempo, questi programmi possono ridurre la barriera di accesso alla tecnologia, ma gli acquirenti dovrebbero distinguere tra capacità annunciata e produzione qualificata. Fino a quando l'apprendimento della resa e gli ecosistemi delle apparecchiature non saranno maturi, il rischio di approvvigionamento resterà più elevato per i programmi FO-WLP avanzati con poche alternative comprovate.

Analisi dei segmenti del mercato del packaging a livello di wafer

Per tecnologia di packaging

Il WLCSP/WL-CSP era valutato a 2.364,84 milioni di dollari USA nel 2025 e si prevede che raggiunga 6.160,59 milioni di dollari USA entro il 2035, con un tasso di crescita annuo composto (CAGR) di circa il 10,1%. La sua impronta delle dimensioni del die e l'efficiente processo a livello di wafer sono adatti alla gestione dell'alimentazione, ai sensori, ai dispositivi di connettività e all'elettronica di consumo compatta. Il segmento continua a essere trainato dai volumi, ma il suo tasso di crescita è inferiore a quello dei formati fan-out perché si rivolge ad applicazioni con una complessità di interconnessione minore.

Il Fan-In WLP era valutato a 2.729,02 milioni di dollari USA nel 2025 e si prevede che raggiunga 7.885,55 milioni di dollari USA entro il 2035, con un tasso di crescita annuo composto (CAGR) di circa l'11,3%. La ridistribuzione multistrato all'interno dei confini del die estende il processo a livello di wafer ai dispositivi analogici, mixed-signal, indossabili e industriali con un numero moderato di I/O. La sua crescita riflette un equilibrio tra i vantaggi di costo del packaging chip-scale e la domanda di una maggiore flessibilità di instradamento rispetto a quella offerta dal WLCSP standard.

Il Fan-Out WLP era valutato a 3.629,94 milioni di dollari USA nel 2025 e si prevede che raggiunga 10.596,21 milioni di dollari USA entro il 2035, con un tasso di crescita annuo composto (CAGR) di circa l'11,4%. L'architettura consente l'instradamento oltre i confini del die e supporta sistemi multi-chip, rendendola il segmento tecnologico più importante per il packaging di valore elevato destinato all'IA, al networking e ai dispositivi mobili avanzati. La letteratura tecnica identifica l'IA/HPC e il networking come principali direttrici di crescita per il packaging fan-out ad altissima densità.

Per processo

La formazione RDL è il principale segmento di processo e passa da 3.252,49 milioni di dollari USA nel 2025 a 9.364,10 milioni di dollari USA entro il 2035, con un CAGR di circa l'11,2%. Gli RDL determinano la ridistribuzione degli I/O, la densità delle linee e la capacità di instradamento multi-die. Con l'evoluzione dei package fan-out verso requisiti più stringenti in termini di linee e spaziatura, la fotolitografia, la deposizione dielettrica, la placcatura in rame e la planarizzazione contribuiscono in misura crescente al valore del package.

Il bumping del wafer passa da 2.016,84 milioni di dollari USA nel 2025 a 5.298,11 milioni di dollari USA entro il 2035, con un CAGR di circa il 10,2%. Il suo valore è legato al controllo del passo dei bump, all'affidabilità metallurgica e alla transizione verso interconnessioni in rame e saldatura con passo sempre più fine.

Si prevede che l'UBM aumenti da 1.465,34 milioni di dollari USA nel 2025 a 4.016,70 milioni di dollari USA nel 2035, con un CAGR di circa il 10,7%. L'UBM fornisce funzionalità di adesione e di barriera alla diffusione tra le piazzole del die e i bump, rendendo le sue prestazioni sempre più importanti con il ridimensionamento del passo e l'inasprimento dei requisiti di affidabilità per il settore automobilistico.

La passivazione e la protezione passano da 1.081,24 milioni di dollari USA nel 2025 a 2.710,66 milioni di dollari USA nel 2035, con un CAGR di circa il 9,7%. Il segmento cresce più lentamente rispetto alle altre categorie di processo poiché le sequenze di passivazione standard sono relativamente mature, sebbene i materiali a bassa temperatura e a basse sollecitazioni rimangano importanti per l'affidabilità dei package fan-out.

Il assottigliamento del wafer e la rettifica del retro registrano il CAGR di processo più elevato, pari a circa il 13,7%, passando da 907,89 milioni di dollari USA nel 2025 a 3.252,79 milioni di dollari USA entro il 2035. I die sottili consentono package con altezza Z ridotta e assemblaggi densi di logica e memoria, ma aumentano anche l'esposizione ai rischi di manipolazione e deformazione. La crescita del segmento riflette quindi sia la crescente adozione sia la necessità di processi specializzati per controllare i wafer fragili ^{[5]IEEE Electronics Packaging Society, Heterogeneous Integration Roadmap Chapter 23: Wafer Level Packaging, 2019, eps.ieee.org}.

Per materiale

I materiali RDL costituiscono il principale segmento dei materiali e passano da 3.339,74 milioni di dollari USA nel 2025 a 9.610,52 milioni di dollari USA entro il 2035, con un CAGR di circa l'11,2%. Gli strati di rame e i materiali dielettrici fotosensibili si espandono in funzione del numero di RDL, esponendo direttamente il segmento alla crescente complessità del fan-out avanzato. Le prospettive di SEMI per i materiali di packaging identificano i dielettrici per il packaging a livello di wafer come un'area di crescita nel packaging avanzato.

Si prevede che i materiali dielettrici e di passivazione crescano da 2.514,19 milioni di dollari USA nel 2025 a 8.131,98 milioni di dollari USA nel 2035, con un CAGR di circa il 12,5%, il tasso più elevato tra le categorie di materiali. Il FO-WLP ad alta densità richiede ulteriori dielettrici interstrato, mentre le formulazioni a basso CTE e a polimerizzazione a bassa temperatura possono ridurre le sollecitazioni nelle strutture complesse dei package.

I materiali per interconnessioni in saldatura e rame aumentano da 1.806,64 milioni di dollari USA nel 2025 a 4.928,47 milioni di dollari USA entro il 2035, con un CAGR di circa il 10,6%. La loro domanda segue i volumi di bumping e i requisiti relativi alle interconnessioni a passo più fine.

I composti per l'incapsulamento a livello di wafer passano da 1.063,24 milioni di dollari USA nel 2025 a 1.971,39 milioni di dollari USA entro il 2035, con un CAGR di circa il 6,3%. I composti per stampaggio rimangono essenziali nei wafer fan-out ricostituiti, ma la loro densità di valore relativamente inferiore e gli sforzi continui per ridurre la deformazione limitano la crescita rispetto ai materiali dielettrici e per interconnessioni specializzati ^{[6]Salahouelhadj A. et al., Warpage in wafer-level packaging: a review of causes, characterization and modeling approaches, 2024, frontiersin.org}.

Per applicazione di utilizzo finale

L'elettronica di consumo rimane la principale applicazione di utilizzo finale, poiché smartphone, dispositivi indossabili, dispositivi audio e sensori compatti richiedono package sottili ed efficienti in termini di spazio. L'elettronica automobilistica beneficia della diffusione di radar, ADAS, elettrificazione e sistemi di calcolo nell'abitacolo, dove la qualificazione dell'affidabilità è un prerequisito per una più ampia adozione del WLP.

Il settore dell'elettronica industriale e i dispositivi IoT privilegiano i formati WLCSP e fan-in per funzioni compatte di rilevamento, controllo e connettività. I dispositivi per le telecomunicazioni utilizzano sempre più design fan-out per integrare elementi RF e di elaborazione con percorsi del segnale controllati. La categoria Altro comprende applicazioni mediche, aerospaziali, della difesa e industriali specializzate, nelle quali l'ingombro del package e le prestazioni elettriche rappresentano fattori di selezione critici.

I dati di processo confermano che la complessità sta diventando un fattore rilevante per i ricavi. Wafer Thinning & Back Grinding registra il più elevato tasso di crescita previsto e si espande di circa 3,58 volte dal 2025 al 2035. I fornitori di materiali posizionati nei dielettrici e negli input per RDL sono quindi meglio allineati alla crescita dei contenuti dei package avanzati rispetto ai fornitori concentrati sui composti per l'incapsulamento, il cui CAGR del 6,3% riflette una componente a minor valore della catena fan-out.

Analisi regionale del mercato del packaging a livello wafer

Asia Pacifico

L'Asia Pacifico è il principale mercato regionale e passa da 4.400,87 milioni di dollari USA nel 2025 a 13.750,43 milioni di dollari USA entro il 2035, con un CAGR di circa il 12,2%. La regione dispone delle reti più sviluppate di fonderie, OSAT, fornitori di materiali e apparecchiature per il WLP. La Cina passa da 1.760,69 milioni di dollari USA a 6.019,52 milioni di dollari USA, con un CAGR di circa il 13,2%; il Giappone passa da 1.097,85 milioni di dollari USA a 2.964,81 milioni di dollari USA, con un tasso di circa il 10,5%; la Corea del Sud passa da 610,03 milioni di dollari USA a 1.789,67 milioni di dollari USA, con un tasso di circa l'11,5%; e l'Australia passa da 259,65 milioni di dollari USA a 673,77 milioni di dollari USA, con un tasso di circa il 10,1%. Il Resto dell'Asia Pacifico passa da 307,52 milioni di dollari USA a 750,35 milioni di dollari USA, con un CAGR di circa il 9,4%.

Si prevede che l'India passi da 365,14 milioni di dollari USA nel 2025 a 1.552,32 milioni di dollari USA entro il 2035, con un CAGR di circa il 15,6%. La crescita è associata allo sviluppo della capacità nazionale di assemblaggio, collaudo, marcatura e packaging. L'India ha approvato progetti di espansione dei semiconduttori in diversi stati, inclusi investimenti relativi al packaging, segnalando una transizione dalla domanda trainata dai consumi verso un ecosistema produttivo emergente ^{[7]EE Times, India Approves $550M for Semiconductor Expansion Across Three States, 2025, eetimes.com}.

Nord America

Il Nord America passa da 2.441,50 milioni di dollari USA nel 2025 a 6.480,94 milioni di dollari USA entro il 2035, con un CAGR di circa il 10,3%. Gli Stati Uniti passano da 1.989,47 milioni di dollari USA a 5.517,64 milioni di dollari USA, con un tasso di circa il 10,8%, mentre il Canada passa da 452,03 milioni di dollari USA a 963,30 milioni di dollari USA, con un tasso di circa il 7,9%. L'opportunità del Nord America è trainata dalla domanda di design di semiconduttori ad alto valore e dagli sforzi per sviluppare capacità nazionale di packaging avanzato. Amkor ha ricevuto fino a 407 milioni di dollari USA nell'ambito del programma CHIPS Incentives Program per un impianto di packaging e collaudo avanzati a Peoria, in Arizona ^{[8]U.S. Department of Commerce, Biden-Harris Administration Announces CHIPS Incentives Award for Amkor Technology Arizona Inc., December 2024, commerce.gov}

Europa

L'Europa passa da 1.552,64 milioni di dollari USA nel 2025 a 3.775,87 milioni di dollari USA entro il 2035, con un tasso di crescita annuo composto (CAGR) di circa il 9,4%. La Germania cresce da 449,43 milioni di dollari USA a 1.116,21 milioni di dollari USA, con un CAGR di circa il 9,6%; il Regno Unito passa da 324,26 milioni di dollari USA a 843,76 milioni di dollari USA, con un CAGR di circa il 10,1%; la Francia aumenta da 233,14 milioni di dollari USA a 549,53 milioni di dollari USA, con un CAGR di circa il 9,0%; l'Italia passa da 199,57 milioni di dollari USA a 462,11 milioni di dollari USA, con un CAGR di circa l'8,8%; la Spagna cresce da 139,14 milioni di dollari USA a 306,43 milioni di dollari USA, con un CAGR di circa l'8,3%; e il resto d'Europa aumenta da 207,10 milioni di dollari USA a 497,83 milioni di dollari USA, con un CAGR di circa il 9,2%. La domanda del settore automobilistico e industriale sostiene il mercato regionale, mentre l'impianto ESMC di Dresda è destinato a supportare tali applicazioni con una capacità annua prevista di 480.000 wafer entro il 2029.

America Latina

L'America Latina cresce da 140,01 milioni di dollari USA nel 2025 a 266,32 milioni di dollari USA entro il 2035, con un CAGR di circa il 6,6%. Il Brasile rappresenta 52,40 milioni di dollari USA nel 2025. La regione è principalmente un mercato di consumo downstream per l'elettronica e il settore automobilistico, con una capacità produttiva di WLP meno consolidata rispetto a quella dell'Asia-Pacifico, del Nord America o dell'Europa.

Medio Oriente e Africa

Il Medio Oriente e l'Africa passano da 188,78 milioni di dollari USA nel 2025 a 368,79 milioni di dollari USA entro il 2035, con un CAGR di circa il 6,9%. L'Arabia Saudita aumenta da 54,53 milioni di dollari USA a 111,91 milioni di dollari USA, con un CAGR di circa il 7,4%; gli Emirati Arabi Uniti passano da 44,16 milioni di dollari USA a 94,50 milioni di dollari USA, con un CAGR di circa il 7,9%; il Sudafrica cresce da 36,33 milioni di dollari USA a 65,87 milioni di dollari USA, con un CAGR di circa il 6,1%; e il resto dell'area MEA passa da 53,76 milioni di dollari USA a 96,51 milioni di dollari USA, con un CAGR di circa il 6,0%. La domanda è principalmente legata alle infrastrutture di telecomunicazione, all'elettronica di consumo e al consumo di semiconduttori connesso ai data center.

Il CAGR dell'India, pari a circa il 15,6% e superiore di circa nove punti percentuali al 6,6% dell'America Latina, indica una traiettoria di mercato differente. L'India combina la domanda di prodotti elettronici con investimenti nel packaging sostenuti da politiche pubbliche, mentre l'America Latina rimane principalmente orientata ai consumi. I programmi nordamericani ed europei perseguono obiettivi simili per la catena di fornitura, ma il loro valore nel breve termine risiede nello sviluppo delle capacità e nella qualificazione; la loro capacità di modificare la geografia produttiva globale dipende dall'esecuzione oltre le fasi iniziali di finanziamento e costruzione.

Quota di mercato del packaging a livello di wafer e panorama competitivo

Il mercato combina una leadership concentrata nel packaging avanzato con un ampio gruppo di fornitori regionali e specializzati. TSMC deteneva il 17,2% dei ricavi di mercato nel 2025, pari a 1.500,49 milioni di dollari USA. ASE Technology rappresentava il 13,8%, pari a 1.203,88 milioni di dollari USA, mentre Amkor deteneva il 12,5%, pari a 1.090,48 milioni di dollari USA. Intel rappresentava l'8,9%, pari a 776,42 milioni di dollari USA, e Samsung rappresentava il 6,4%, pari a 558,32 milioni di dollari USA. Gli altri operatori detenevano complessivamente il 41,2% dei ricavi di mercato.

Taiwan Semiconductor Manufacturing Company Limited (TSMC) combina la tecnologia di processo per fonderia con il packaging avanzato attraverso il proprio portafoglio 3DFabric, che comprende InFO e CoWoS. La sua scala nel packaging ad alto valore per dispositivi mobili e applicazioni di IA la rende un concorrente centrale nel fan-out e nell’integrazione eterogenea.

ASE Technology Holding Co., Ltd. è un importante operatore OSAT con attività di packaging avanzato all’avanguardia in espansione. I ricavi derivanti dal packaging e dai test avanzati hanno superato i 600 milioni di dollari USA nel 2024, rispetto ai 250 milioni di dollari USA nel 2023, mentre la spesa in conto capitale per macchinari ha raggiunto circa 1,9 miliardi di dollari USA nel 2024 ^{[9]ASE Technology Holding Co., Ltd., Form 6-K - Unaudited Consolidated Financial Results for the Fourth Quarter and Full Year of 2024, February 2025, sec.gov}.

Amkor Technology, Inc. offre soluzioni WLCSP, fan-out WLFO a bassa densità e fan-out SWIFT ad alta densità. Il suo portafoglio comprende la gestione dell’alimentazione, sensori, radar, ricetrasmettitori e l’integrazione tra processori e memoria, mentre lo stabilimento previsto in Arizona rafforza la sua posizione nel packaging avanzato con sede negli Stati Uniti.

Intel Corporation opera attraverso capacità avanzate di assemblaggio e test, incluse le architetture EMIB e Foveros per l’integrazione multi-die e tridimensionale. La sua rilevanza competitiva deriva dall’integrazione del packaging con le capacità di fonderia e IDM.

Samsung Electronics Co., Ltd. apporta attività integrate verticalmente nei settori della logica, della memoria e del packaging alle applicazioni fan-out e adiacenti all’HBM. Questa struttura è particolarmente rilevante per i sistemi di IA che richiedono uno stretto coordinamento tra memoria, logica e assemblaggio del package.

China Wafer Level CSP Co., Ltd. si concentra sulla produzione di WLCSP per i clienti cinesi nazionali del settore dei semiconduttori. ChipMOS Technologies Inc. soddisfa i requisiti di packaging e test per circuiti integrati driver per display e dispositivi legati alla memoria. Deca Technologies Inc. è associata ad approcci di patterning adattivo destinati a compensare lo spostamento del die nei processi fan-out, una questione importante per la gestione della resa nei package multi-chip.

Fujitsu Limited mantiene attività legate al packaging in Giappone, al servizio di applicazioni industriali, di telecomunicazione e informatiche. HANA Micron Inc. fornisce servizi di packaging e test per dispositivi di memoria, logica e driver per display attraverso attività in Corea e Vietnam. Huatian Technology Co., Ltd. è un importante operatore OSAT cinese con capacità WLCSP e di packaging avanzato.

Jiangsu Changjiang Electronics Technology Co., Ltd. (JCET Group) offre servizi di packaging fan-out WLP, system-in-package, flip-chip e altre soluzioni di packaging avanzato. Powertech Technology Inc. (PTI) è specializzata nel packaging e nei test della memoria, collocandosi vicino alle catene di fornitura correlate all’HBM. STATS ChipPAC Pte. Ltd. opera come società controllata di JCET Group con attività di packaging avanzato al servizio di applicazioni mobili, di rete e informatiche. Tongfu Microelectronics Co., Ltd. fornisce capacità OSAT cinese con un portafoglio in crescita di servizi di packaging fan-out e tridimensionale.

Sviluppi recenti del settore

Produzione di packaging avanzato di TSMC, 2024: TSMC ha riferito che InFO_M-PoP per prodotti indossabili è entrato nel secondo anno di produzione in volumi nel 2024. Anche CoWoS-L, destinato all’integrazione multi-chip di grandi dimensioni, è entrato in produzione in volumi nel corso del 2024.

Investimenti di ASE nel packaging avanzato, febbraio 2025: ASE ha riferito ricavi superiori a 600 milioni di dollari USA nel 2024 derivanti dal packaging e dai test avanzati all’avanguardia e ha indicato piani per un incremento aggiuntivo di 1 miliardo di dollari USA nel 2025. La spesa in conto capitale per macchinari dell’azienda nel 2024 è stata di circa 1,9 miliardi di dollari USA.

Assegnazione ad Amkor Arizona, dicembre 2024: il Dipartimento del Commercio degli Stati Uniti ha annunciato finanziamenti diretti fino a 407 milioni di dollari USA per Amkor Technology Arizona, a sostegno di uno stabilimento da 2 miliardi di dollari USA per il packaging avanzato e i test a Peoria, in Arizona.

Premi U.S. NAPMP, gennaio 2025: il Dipartimento del Commercio degli Stati Uniti ha annunciato premi finali per 1,4 miliardi di dollari USA a sostegno del packaging avanzato di semiconduttori di prossima generazione, tra cui un impianto pilota per il packaging avanzato e attività di ricerca su materiali, substrati e tecnologie di processo fan-out.

Approvazione di ESMC Dresden, agosto 2024: la Commissione europea ha approvato una misura tedesca di aiuti di Stato da 5 miliardi di euro per l'impianto di produzione di semiconduttori ESMC a Dresda. Il progetto è destinato a soddisfare la domanda dei settori automobilistico e industriale e punta a una capacità produttiva annua di 480.000 wafer entro il 2029.

Espansione dei semiconduttori in India, 2025: l'India ha approvato 550 milioni di dollari USA per l'espansione del settore dei semiconduttori in tre stati, rafforzando gli sforzi volti a sviluppare capacità nel campo dei semiconduttori e del packaging avanzato.