Mercato del packaging a livello di wafer Dimensioni e condivisione 2026-2035

Dimensione del mercato del packaging a livello di wafer

Il mercato globale del packaging a livello di wafer è stato stimato a 8,7 miliardi di USD nel 2025. Si prevede che il mercato crescerà da 9,6 miliardi di USD nel 2026 a 24,6 miliardi di USD entro il 2035, con un CAGR dell'11% durante il periodo di previsione 2026–2035, secondo l'ultimo rapporto pubblicato da Global Market Insights Inc.

Il packaging a livello di wafer è un processo semiconduttore che trasforma interi wafer in chip semiconduttori per l'uso in prodotti elettronici. La tecnologia consente progetti compatti fornendo un efficace controllo termico e supportando l'integrazione di più die per migliorare le prestazioni nei sistemi di calcolo, nei sistemi di sensori e nelle applicazioni automotive che coprono vari settori industriali.

Le industrie stanno utilizzando sempre più tecnologie semiconduttori di prossima generazione per migliorare le loro capacità di prestazione e sviluppare dispositivi integrati più piccoli. Il packaging a livello di wafer fornisce soluzioni di impilamento e interconnessione di die su scala di wafer che consentono agli sviluppatori di creare prodotti ad alta affidabilità per reti 5G, veicoli elettrici e data center. Ad esempio, a maggio 2025, Foxconn ha investito oltre 200 milioni di USD per stabilire il primo impianto di packaging a livello di wafer in Europa. La necessità di mercati di packaging a livello di wafer continuerà a espandersi poiché i mercati dell'IA, dell'automotive e dell'elettronica di consumo richiedono dispositivi semiconduttori ad alte prestazioni e compatti. I dispositivi integrati WLP come processori, sensori e IC di potenza richiedono un rendimento preciso ed efficienza termica, il che rende questa tecnologia adatta per applicazioni che necessitano di interconnessioni dense, scaling di nodi avanzati e integrazione eterogenea.

Le applicazioni semiconduttori richiedono nodi avanzati per soddisfare le loro complesse esigenze di integrazione attraverso requisiti di rendimento preciso, stabilità termica e densità di interconnessione. I sistemi di packaging a livello di wafer consentono lo scaling a livello di pannello e di fan-out, fornendo capacità di impilamento ad alta affidabilità per 3D IC e sensori utilizzati in applicazioni complesse come acceleratori AI e sistemi radar automotive. Ad esempio, a luglio 2025, Smartkem ha firmato un accordo di sviluppo congiunto con Manz Asia per affrontare la crescente domanda di soluzioni di packaging a livello di wafer da 12" per il calcolo AI.

Tendenze del mercato del packaging a livello di wafer

• La combinazione di chiplet, strati di ridistribuzione avanzati, integrazione fotonica e metodi di assemblaggio basati su AI migliorerà l'efficienza del packaging grazie alle loro capacità di progettazione modulare, alla gestione termica migliorata e alle interconnessioni precise per sistemi su chip mobili, sistemi di calcolo ad alte prestazioni, sistemi radar automotive e sistemi di sensori per la difesa.
  
• L'aumento della necessità di soluzioni di packaging piccole ma affidabili deriva direttamente dall'integrazione eterogenea e dalla riduzione delle dimensioni dei nodi. Il WLP consente l'interconnessione completa die-to-die, che facilita i miglioramenti del rendimento e dimensioni dei die più piccole, fornendo al contempo migliori prestazioni, efficienza dei costi e affidabilità del sistema per ambienti di produzione semiconduttori avanzati.
  
• Le strutture di produzione di dispositivi avanzati di sistema in package e componenti semiconduttori di potenza creeranno una forte necessità di sistemi di packaging a livello di wafer che forniscono valutazioni termiche in tempo reale, elaborazione di dati basata su edge e capacità di valutazione predittiva del rendimento. L'industria del packaging sperimenterà una crescita attraverso lo sviluppo di substrati flessibili e a livello di pannello, poiché queste tecnologie miglioreranno le capacità di produzione, l'accuratezza del design e la sostenibilità ambientale durante i processi di packaging.
  

Analisi del mercato del packaging a livello di wafer

In base alla tecnologia di packaging, il mercato è suddiviso in wafer-level chip scale packaging (WLCSP / WL-CSP), fan-in wafer level packaging (FI-WLP) e fan-out wafer level packaging (FO-WLP). Il segmento fan-out wafer level packaging (FO-WLP) dovrebbe registrare un tasso di crescita significativo superiore all'11,4% di CAGR e vale USD 3,6 miliardi del mercato nel 2025.

• Il fan-out wafer level packaging (FO-WLP) detiene la quota più grande del mercato del packaging a livello di wafer, grazie alla sua tecnologia e offre una migliore densità di I/O e interconnessioni più brevi che portano a una migliore conducibilità elettrica e termica e alla sua flessibilità di progettazione e supporto per l'integrazione eterogenea e le esigenze dei clienti da smartphone e 5G e calcolo ad alte prestazioni e applicazioni automotive.
  
• I produttori devono creare soluzioni di fan-out wafer level packaging (FO-WLP) ad alte prestazioni e durevoli che includono i loro strati avanzati RDL e composti di stampaggio e strumenti a livello di pannello per soddisfare la crescente domanda di mercato. Lo sviluppo di 5G e AI e automotive e applicazioni HPC richiede soluzioni avanzate per chip che trarranno beneficio dall'affrontare il controllo della deformazione e l'ottimizzazione del rendimento e la litografia a passo fine e l'integrazione eterogenea.
  
• Il segmento fan-in wafer level packaging (FI-WLP) è previsto crescere a un tasso significativo con un CAGR superiore all'11,3% durante il periodo di previsione grazie alla sua economicità, al fattore di forma compatto e alla sua idoneità per l'elettronica di consumo ad alto volume. La crescente domanda di dispositivi più piccoli, leggeri e con prestazioni elettriche migliorate, come smartphone e indossabili, sta guidando l'adozione di soluzioni di packaging avanzate.
  

In base al processo, il mercato del packaging a livello di wafer è suddiviso in formazione dello strato di ridistribuzione (RDL), bumping del wafer, metallizzazione sottostrato a livello di wafer (UBM), strati di passivazione e protezione a livello di wafer e assottigliamento e rettifica posteriore del wafer. Il segmento di formazione dello strato di ridistribuzione (RDL) ha dominato il mercato nel 2025 con un fatturato di USD 3,2 miliardi.

• Il segmento di formazione dello strato di ridistribuzione (RDI) detiene la quota più grande del mercato, trainato dalle architetture chiplet e dall'integrazione eterogenea 3D man mano che diventano più comuni nelle applicazioni AI e HPC. La tecnologia RDL fornisce ai produttori di semiconduttori avanzati tre benefici essenziali in quanto consente loro di creare connessioni tra componenti logici, elementi di memoria e alimentazioni con capacità ad alta densità.
  
• I produttori devono concentrarsi sull'ottimizzazione del rendimento attraverso il controllo del processo AI e metodi di riduzione della deformazione per wafer sottili e test di espansione a livello di pannello. L'azienda deve concentrarsi sul bonding ibrido e la gestione termica per chiplet e SiPs e materiali sostenibili per ottenere successo nel settore automotive, della difesa e dei semiconduttori.
  
• Il segmento di assottigliamento e rettifica posteriore del wafer nel mercato del packaging a livello di wafer dovrebbe registrare una crescita significativa, con una previsione di espansione a un CAGR del 13,7% entro il 2035. Questa crescita è trainata dallo stacking 3D IC e dal packaging fan-out che richiedono wafer ultra-sottili con uno spessore inferiore a 50μm per l'uso in chip AI e SiPs automotive e moduli 5G che devono ottenere un design compatto e un'efficienza termica elevata e un'integrazione efficace di tecnologie miste.
  
• I produttori devono prioritizzare l'integrità del wafer durante la rettifica ultra-sottile al di sotto di 50μm per evitare micro-fessure e danni sottosuperficiali tramite raffreddamento preciso e controllo dei parametri. Concentrarsi sul monitoraggio in tempo reale dello spessore, sul bonding/debonding temporaneo senza stress, sulla prevenzione della delaminazione dei bordi e sui sistemi di manipolazione ad alto rendimento per wafer da 300mm che supportano il rivelamento TSV e i processi di stacking 3D.
  

In base all'applicazione finale, il mercato del packaging a livello di wafer è suddiviso in elettronica di consumo, elettronica automobilistica, elettronica industriale, dispositivi IoT, dispositivi di telecomunicazione e altri. Il segmento dell'elettronica di consumo ha dominato il mercato nel 2025 con un fatturato di 3,5 miliardi di USD.

• Il segmento dell'elettronica di consumo detiene la quota più grande del mercato, grazie alla domanda di chip miniaturizzati ad alte prestazioni per smartphone, dispositivi indossabili e tablet, che consentono progettazioni compatte, maggiore efficienza energetica e riduzione dei costi.
  
• I produttori devono concentrarsi su soluzioni di packaging a livello di wafer robuste che possano soddisfare le elevate esigenze di prestazioni per l'elettronica di consumo. Il processo di produzione richiede FO-WLP miniaturizzato, RDL a passo fine e tecnologie di bump avanzate per soddisfare la crescente domanda di prodotti. Le aziende devono concentrarsi sulla riduzione del fattore di forma, sull'efficienza termica, sull'ottimizzazione dell'alimentazione e sull'integrazione senza soluzione di continuità per migliorare l'affidabilità, aumentare l'adozione di mercato e rafforzare la loro posizione di mercato.
  
• Il segmento dell'elettronica automobilistica nel mercato del packaging a livello di wafer dovrebbe registrare una crescita significativa, con una crescita prevista del CAGR del 12,6% entro il 2035. La crescita è dovuta all'aumento della domanda di sistemi avanzati di assistenza alla guida, gruppi motopropulsori per veicoli elettrici e sistemi di infotainment, che necessitano di soluzioni di sistema-in-package compatte e ad alta affidabilità e sensori. Il WLP consente il packaging a profilo sottile che offre una migliore dissipazione termica e supporta più tecnologie per radar, LiDAR e circuiti integrati di gestione delle batterie che operano in ambienti automobilistici estremi.
  
• I produttori devono concentrarsi su soluzioni di packaging ad alta affidabilità che proteggono i componenti automobilistici dalle condizioni ambientali estreme, creando sistemi di gestione termica per chip semiconduttori ad alta densità di potenza per veicoli elettrici e ADAS e progettando metodi di manipolazione per wafer sottili in prodotti di sistema-in-package compatti e stabilendo standard di certificazione AEC-Q100 che testano la resistenza alle vibrazioni e la durabilità a lungo termine.
  

Il mercato del packaging a livello di wafer in Nord America ha dominato con una quota di mercato del 42,6% nel 2025.

• Le attività di ricerca e sviluppo nel settore dei semiconduttori, il finanziamento del CHIPS Act per le fabbriche di produzione nazionale e l'aumento della domanda da parte di acceleratori AI, data center, elettronica automobilistica e sistemi di difesa creano l'attuale espansione del mercato. La leadership degli Stati Uniti nel calcolo ad alte prestazioni e nell'innovazione del packaging avanzato accelera ulteriormente la crescita regionale.
  
• I produttori nordamericani devono concentrarsi sui requisiti del CHIPS Act per sviluppare la loro capacità di produzione nazionale, implementando il fan-out WLP, l'analisi avanzata del rendimento e ottenendo l'affidabilità di grado automobilistico attraverso la certificazione AEC-Q100 e stabilendo linee di produzione di packaging per AI/HPC veloci che supporteranno i mercati della difesa, dei veicoli elettrici e delle operazioni dei data center, mentre migliorano le tecniche di produzione di wafer sottili e la forza della catena di approvvigionamento.
  

Il mercato statunitense del packaging a livello di wafer è stato valutato a 2,2 miliardi di USD nel 2022 e a 2,4 miliardi di USD nel 2023, raggiungendo i 3 miliardi di USD nel 2025, in aumento rispetto ai 2,7 miliardi di USD del 2024.

• Gli Stati Uniti continuano a guidare il mercato, sostenuti dai sussidi del CHIPS Act che supportano gli stabilimenti nazionali e dalla domanda di chip AI/HPC, mentre le esigenze di packaging per l'elettronica EV/ADAS e del settore della difesa guidano la crescita del mercato. Le tecnologie avanzate di integrazione 2.5D/3D e le tecniche di miniaturizzazione aumenteranno l'adozione dei prodotti.
  
• I produttori devono utilizzare i contributi del CHIPS Act per espandere gli impianti di fabbricazione nazionali, sviluppando al contempo le capacità di integrazione 2.5D e 3D per i loro requisiti di intelligenza artificiale e calcolo ad alte prestazioni, ottenendo la certificazione AEC-Q100 per l'automotive e ottimizzando la produzione di wafer sottili per le applicazioni di veicoli elettrici e sistemi avanzati di assistenza alla guida, stabilendo solide catene di fornitura per la difesa.
  

Il mercato europeo del packaging a livello di wafer ha registrato un valore di 1,5 miliardi di USD nel 2025 e si prevede una forte crescita nel periodo di previsione.

• L'Europa detiene una quota significativa del mercato, trainata dagli investimenti del EU Chips Act che aumenteranno la capacità di produzione nazionale di semiconduttori, mentre le aziende automobilistiche cercano soluzioni per sensori e sistemi radar EV/ADAS e le esigenze di automazione industriale aumentano in Germania e Francia. L'adozione crescente delle tecnologie IoT e AI, insieme ai metodi di packaging 3D TSV e fan-out, spinge lo sviluppo di soluzioni di packaging compatte ed efficienti dal punto di vista energetico.
  
• I produttori in Europa devono concentrarsi sulla conformità al EU Chips Act per la localizzazione degli stabilimenti e il packaging WLP per l'automotive, che garantisce il funzionamento affidabile dei sistemi EV e ADAS, nonché la sostenibilità attraverso materiali eco-compatibili e processi a basso consumo energetico, e la ricerca e sviluppo del fan-out e della scalabilità a livello di pannello per le applicazioni IoT industriali e fotoniche per soddisfare le severe normative e i requisiti del mercato francese e tedesco.
  

La Germania domina il mercato europeo del packaging a livello di wafer, mostrando un forte potenziale di crescita.

• La Germania mantiene la sua posizione come principale forza del mercato europeo grazie al suo potenziale di crescita attraverso lo status di principale produttore automobilistico, che richiede sistemi avanzati di assistenza alla guida e moduli di alimentazione per veicoli elettrici e soluzioni di packaging per sensori. La combinazione della digitalizzazione Industry 4.0 e della presenza di un ecosistema di ricerca e sviluppo di semiconduttori di livello mondiale e dei sussidi del EU Chips Act crea la necessità di tecnologie fan-out WLP e sistemi di integrazione 3D e di produttori affidabili. I produttori devono concentrarsi sui processi qualificati AEC-Q100 per le estremità termiche/vibrazionali dell'automotive, la produzione su larga scala di EV/ADAS, l'interoperabilità IoT Industry 4.0, la conformità alla produzione sostenibile del EU Chips Act e per la ricerca e sviluppo di precisione della tecnologia di stacking 3D utilizzata nelle applicazioni fotoniche e dei sensori industriali.
  

Il mercato del packaging a livello di wafer in Asia-Pacifico è destinato a crescere al tasso di crescita annuo composto più elevato del 12,3% durante il periodo di analisi.

• Il mercato Asia-Pacifico sta registrando una rapida crescita, poiché TSMC e Samsung dominano i fonderie di semiconduttori a livello mondiale, producendo grandi quantità di elettronica di consumo come smartphone e dispositivi indossabili e implementando tecnologie 5G e IoT e avanzando nell'elettronica automobilistica. La combinazione di capacità di produzione su larga scala e vantaggi di costo e spese di ricerca e sviluppo per sistemi di packaging fan-out e 3D spinge l'espansione del settore.
  
• I produttori dovrebbero concentrarsi su tre aree specifiche, che includono la scalabilità su larga scala del fan-out e l'ottimizzazione del rendimento dei wafer sottili e l'integrazione 3D competitiva dal punto di vista dei costi per smartphone e 5G. L'implementazione della affidabilità dei SiP automobilistici e dei processi RDL avanzati e la localizzazione della catena di approvvigionamento aiuteranno le aziende a raggiungere i loro obiettivi di soddisfare la domanda di elettronica di consumo in Asia-Pacifico e l'espansione dei veicoli elettrici e la leadership del mercato delle fonderie, migliorando al contempo l'efficienza operativa e la crescita aziendale.
  

Il mercato cinese del packaging a livello di wafer è stimato crescere con un significativo CAGR del 13,3% dal 2026 al 2035.

• La Cina guida il mercato, spinta dall'autosufficienza nazionale dei semiconduttori che consente una rapida crescita attraverso la produzione estensiva di elettronica di consumo, veicoli elettrici e sviluppo delle infrastrutture 5G. L'espansione delle operazioni FOWLP e 2.5D, insieme alla crescente domanda di chip ad alte prestazioni, guida questa crescita.
  
• I produttori devono sviluppare le loro capacità FO-WLP e 2.5D attraverso attrezzature e materiali RDL avanzati con minima deformazione e i loro sistemi automatizzati che garantiscono un'elevata efficienza produttiva. L'azienda manterrà la sua posizione di leadership nell'elettronica di consumo e nello sviluppo delle infrastrutture concentrandosi sull'integrazione dei chip 5G/EV e sui metodi di produzione economici e sulle soluzioni della catena di approvvigionamento nazionale.
  

Il mercato del packaging a livello di wafer in America Latina, valutato a 135,5 milioni di USD nel 2025, è trainato dalla crescente necessità di elettronica di consumo in Brasile e Messico e dalla crescita della produzione di semiconduttori per l'automotive per l'assemblaggio nazionale e il dispiegamento della rete 5G, che richiede ulteriori risorse di packaging per IoT e dispositivi intelligenti. L'adozione della tecnologia fan-out WLP riceve supporto dagli investimenti EMS e dalle partnership con gli Stati Uniti e l'Europa.

Il mercato del packaging a livello di wafer in Medio Oriente e Africa, previsto raggiungere 1 miliardo di USD entro il 2035, è trainato In Arabia Saudita, il mercato è destinato a registrare una crescita sostanziale nel 2025.

• La crescita risulta dagli investimenti nella produzione di semiconduttori che Vision 2030 ha realizzato e dal rapido dispiegamento delle infrastrutture 5G e AI e dalla crescente necessità di semiconduttori utilizzati in applicazioni di elettronica di consumo e automotive. Il governo diversifica la sua economia lontano dal petrolio, il che porta a un aumento delle fabbriche di semiconduttori nazionali e delle tecnologie di packaging avanzate.
  
• I produttori devono concentrarsi sullo sviluppo di soluzioni fan-out WLP economiche che soddisfino i requisiti dei chip 5G e AI, insieme al mantenimento della affidabilità di grado automobilistico necessaria per funzionare in ambienti desertici estremi e, attraverso le loro partnership locali, raggiungere gli obiettivi di Vision 2030 e, attraverso i metodi di produzione di TSMC e Samsung, acquisire capacità di rapida espansione dei fab e, attraverso i loro programmi di formazione avanzata del personale di packaging, catturare il momento attuale degli sforzi di diversificazione dei semiconduttori dell'Arabia Saudita.
  

Quota di mercato del packaging a livello di wafer

Il mercato si sta espandendo perché i settori dell'elettronica di consumo, dell'automotive, dei data center e della difesa necessitano di soluzioni di integrazione avanzata di chiplet, stacking 3D e packaging fan-out. Le principali aziende Taiwan Semiconductor Manufacturing Company Limited (TSMC) e ASE Technology Holding Co. e Amkor Technology e Intel Corporation e Samsung Electronics Co. detengono una quota collettiva superiore al 58,5%. Questi attori si alleano con fonderie, produttori di attrezzature e fornitori di materiali per creare prodotti innovativi. Le partnership migliorano le applicazioni WLP attraverso migliori risultati di resa, prestazioni termiche e capacità di espansione del sistema.

Le OSAT emergenti e i fornitori di attrezzature stanno creando soluzioni di packaging a livello di wafer a livello di pannello e bonding ibrido e wafer sottili per acceleratori AI e semiconduttori di potenza. I progressi di processo, insieme alle attività di ricerca e sviluppo e alle partnership dell'ecosistema, consentono alle organizzazioni di sviluppare soluzioni WLP che migliorano la densità e l'efficienza dei costi e l'adozione globale delle soluzioni WLP avanzate.

Aziende del mercato del packaging a livello di wafer

Alcuni dei principali partecipanti al mercato operanti nell'industria del packaging a livello di wafer includono:

• Amkor Technology, Inc.
• ASE Technology Holding Co., Ltd.
• China Wafer Level CSP Co., Ltd.
• ChipMOS Technologies Inc.
• Deca Technologies Inc.
• Fujitsu Limited
• HANA Micron Inc.
• Huatian Technology Co., Ltd.
• Intel Corporation
• Jiangsu Changjiang Electronics Technology Co., Ltd. (JCET Group)
• Powertech Technology Inc. (PTI)
• Samsung Electronics Co., Ltd.
• STATS ChipPAC Pte. Ltd.
• Taiwan Semiconductor Manufacturing Company Limited (TSMC)
• Tongfu Microelectronics Co., Ltd.
  

Taiwan Semiconductor Manufacturing Company Limited (TSMC)

Taiwan Semiconductor Manufacturing Company Limited (TSMC) è un attore di primo piano nel mercato, con una quota di mercato stimata di circa il 17%. L'azienda fornisce soluzioni InFO e CoWoS WLP ad alte prestazioni che includono sistemi di integrazione fan-out e 2.5D/3D. L'azienda mantiene la sua posizione di leadership di mercato grazie alle sue avanzate capacità di ricerca e sviluppo combinate con la sua tecnologia di lavorazione avanzata.

ASE Technology Holding Co., Ltd.

ASE Technology Holding Co., Ltd. detiene una quota significativa di circa il 14% nel mercato del packaging a livello di wafer, fornendo soluzioni avanzate FOWLP e a livello di pannello per SiPs, sensori e integrazione eterogenea. ASE offre soluzioni ad alto volume per applicazioni mobili, automotive e indossabili attraverso le sue innovazioni tecnologiche, le solide capacità di ricerca e sviluppo e i servizi OSAT estesi.

Amkor Technology, Inc.

Amkor Technology, Inc. è un attore chiave nel mercato del packaging a livello di wafer con una quota di mercato di circa il 12,5%, che fornisce soluzioni affidabili SLIM e eWLB e strati di ridistribuzione per 5G e semiconduttori di potenza e dispositivi compatti. Amkor migliora l'efficienza di resa e le prestazioni termiche e l'adozione nel settore elettronico attraverso le sue capacità di produzione globale e tecniche di ottimizzazione del processo.

Notizie sull'industria del packaging a livello di wafer

• Nel ottobre 2025, ASE Technology Holding Co., Ltd. e Analog Devices, Inc. hanno stabilito la loro partnership attraverso la firma di un Memorandum of Understanding che si è tenuto a Penang, Malesia. ASE prevede di acquisire l'intero capitale di Analog Devices Sdn. Bhd. insieme al suo stabilimento di produzione di Penang una volta completati i documenti definitivi della transazione.
  
• Nell'agosto 2025, Amkor Technology, Inc. ha annunciato i suoi piani rivisti per la localizzazione della sua futura struttura di packaging e test avanzati di semiconduttori che sarà situata in Arizona. La struttura occuperà un'area di 104 acri che fa parte del Peoria Innovation Core che si estende attraverso il nord di Peoria, AZ. Il Consiglio Comunale di Peoria ha approvato all'unanimità uno scambio di terreni insieme a un accordo di sviluppo modificato che consente ad Amkor di scambiare la sua area di 56 acri designata nella comunità Five North at Vistancia.
  

Il rapporto di ricerca di mercato sul packaging a livello di wafer include una copertura approfondita del settore, con stime e previsioni in termini di ricavi (USD miliardi) dal 2022 al 2035, per i seguenti segmenti:

Mercato, per tecnologia di packaging

• Wafer-Level Chip Scale Packaging (WLCSP / WL-CSP)
• Fan-In Wafer Level Packaging (FI-WLP)
• Fan-Out Wafer Level Packaging (FO-WLP)

Mercato, per processo

• Formazione dello strato di ridistribuzione (RDL)
• Bumping del wafer
• Metallizzazione sottostante a livello di wafer (UBM)
• Strati di passivazione e protezione a livello di wafer
• Assottigliamento e rettifica posteriore del wafer

Mercato, per materiali

• Materiali RDL
• Materiali dielettrici e di passivazione
• Materiali di interconnessione in saldatura e rame
• Composti di incapsulamento a livello di wafer

Mercato, per applicazione finale

• Elettronica di consumo
• Elettronica automobilistica
• Elettronica industriale
• Dispositivi IoT
• Dispositivi di telecomunicazione
• Altri

Le informazioni sopra riportate sono fornite per le seguenti regioni e paesi:

• Nord America
  • U.S.
  • Canada
• Europa
  • Germania
  • UK
  • Francia
  • Italia
  • Spagna
  • Paesi Bassi
  • Resto d'Europa
• Asia-Pacific
  • Cina
  • Giappone
  • India
  • Corea del Sud
  • Australia
  • Resto dell'Asia-Pacifico

• America Latina
  • Brasile
  • Messico
  • Argentina
  • Resto dell'America Latina

• MEA
  • Arabia Saudita
  • Emirati Arabi Uniti
  • Sudafrica
  • Resto del MEA